4
MT9042C
进步 信息
函数的 描述
这 mt9042c 是 一个 multitrunk 系统 synchronizer,
供应 定时 (时钟) 和 同步 (框架)
信号 至 接口 电路 为 t1 和 e1 primary
比率 数字的 传递 links.
图示 1 是 一个 函数的 块 图解 这个 是
描述 在 这 下列的 sections.
涉及 选择 mux 电路
这 mt9042c accepts 二 同时发生的 涉及
输入 信号 和 运作 在 它们的 下落 edges.
也 这 primary 涉及 (pri) 信号 或者 这
secondary 涉及 (秒) 信号 能 是 选择
作 输入 至 这 系 corrector 电路. 这 选择 是
为基础 在 这 控制, 模式 和 涉及
选择 的 这 设备. 看 tables 1, 4 和 5.
频率 选择 mux 电路
这 mt9042c 运作 和 一个 的 三 可能
输入 涉及 发生率 (8khz, 1.544mhz 或者
2.048mhz). 这 频率 选择 输入 (fs1 和
fs2) 决定 这个 的 这 三 发生率 将
是 使用 在 这 涉及 输入 (pri 和 秒). 两个都
输入 必须 有 这 一样 频率 应用 至
它们. 一个 重置 (rst) 必须 是 执行 之后 每
频率 选择 输入 改变. 运作 和 fs1
和 fs2 两个都 在 逻辑 低 是 保留 和 必须 不
是 使用. 看 表格 1.
时间 间隔 错误 (系) corrector 电路
这 系 corrector 电路, 当 使能, 阻止 一个
步伐 改变 在 阶段 在 这 输入 涉及 信号
(pri 或者 秒) 从 造成 一个 步伐 改变 在 阶段 在
这 输入 的 这 dpll 块 的 图示 1.
在 涉及 输入 rearrangement, 此类 作
在 一个 转变 从 这 primary 涉及 (pri) 至
这 secondary 涉及 (秒), 一个 步伐 改变 在
阶段 在 这 输出 信号 将 出现. 一个 阶段 步伐
在 这 输入 的 这 dpll 将 含铅的 至 unacceptable
阶段 改变 在 这 输出 信号.
作 显示 在 图示 3, 这 系 corrector 电路
receives 一个 的 这 二 涉及 (pri 或者 秒)
信号, passes 这 信号 通过 一个 可编程序的
延迟 线条, 和 使用 这个 delayed 信号 作 一个
内部的 模拟的 涉及, 这个 是 输入 至 这 dpll.
因此, 这 virtual 涉及 是 一个 delayed 版本
的 这 选择 涉及.
在 一个 转变, 从 一个 涉及 至 这 其它, 这
状态 机器 first 改变 这 模式 的 这 设备
FS2 FS1 输入 频率
0 0 保留
0 1 8kHz
1 0 1.544mhz
1 1 2.048mhz
表格 1 - 输入 频率 选择
图示 3 - 系 corrector 电路
可编程序的
延迟 电路
控制 信号
延迟 值
TRST
resets 延迟
对比
电路
系 corrector
使能
从
状态 机器
控制
电路
反馈
信号 从
频率
选择 mux
pri 或者 秒
从
涉及
选择 mux
模拟的
涉及
至 dpll
: 点此下载
