80960ja/jf/jd/jt 3.3 v 微处理器
8
进步 信息 数据手册
这 80960jx 迅速 allocates 和 deallocates local 寄存器 sets 在 context switches. 这
处理器 needs 至 完全齐平 一个 寄存器 设置 至 这 堆栈 仅有的 当 它 saves 更多 比 七 sets 至 它的
local 寄存器 cache.
一个 32-位 多路复用 burst 总线 提供 一个 高-速 接口 至 系统 记忆 和 i/o. 一个 全部
complement 的 控制 信号 使简化 这 连接 的 这 80960jx 至 外部 组件.
这 用户 programs 物理的 和 logical 记忆 attributes 通过 记忆-编排 控制
寄存器 (mmrs) — 一个 extension 不 建立 在 这 i960 kx, sx 或者 cx processors. 物理的 和
logical 配置 寄存器 使能 这 处理器 至 运作 和 所有 结合体 的 总线 宽度
和 数据 物体 排成直线. 这 处理器 支持 一个 同种类的 字节 订货 模型.
这个 处理器 integrates 二 重要的 peripherals: 一个 计时器 单位, 和 一个 中断 控制. 这些
和 其它 硬件 resources 是 编写程序 通过 记忆-编排 控制 寄存器, 一个
extension 至 这 familiar 80960 architecture.
这 计时器 单位 (tu) 提供 二 独立 32-位 计时器 为 使用 作 real-时间 系统 clocks 和
一般-目的 系统 定时. 这些 运作 在 也 单独的-shot 或者 自动-再装填 模式 和 能
发生 中断.
这 中断 控制 单位 (icu) 提供 一个 有伸缩性的, 低-latency 意思 为 requesting 中断.
这 icu 提供 全部 programmability 的 向上 至 240 中断 来源 在 31 priority 水平. 这
icu takes 有利因素 的 一个 cached priority 表格 和 optional routine caching 至 降低 中断
latency. 时钟 doubling 减少 中断 latency 用 40% 对照的 至 这 80960ja/jf, 和 时钟
tripling 减少 中断 latency 用 20% 对照的 至 这 80960jd. local 寄存器 将 是
专心致志的 至 高-priority 中断 至 更远 减少 latency. 行为 independently 从 这 核心,
这 icu 比较 这 priorities 的 posted 中断 和 这 电流 处理 priority, 止-加载
这个 task 从 这 核心. 这 icu 也 支持 这 整体的 计时器 中断.
这 80960jx 特性 一个 halt 模式 设计 至 支持 产品 在哪里 低 电源 消耗量
是 核心的. 这
halt
操作指南 shuts 向下 操作指南 执行, 结果 在 一个 电源 savings 的 向上
至 90 百分比.
这 80960jx’s testability 特性, 包含 once (在-电路 emulation) 模式 和 boundary
scan (jtag), 提供 一个 powerful 环境 为 设计 debug 和 故障 diagnosis.
这
Solutions960
®
程序 特性 一个 宽 多样性 的 开发 tools 这个 支持 这 i960
处理器 家族. 许多 的 这些 tools 是 开发 用 partner 公司; 一些 是 开发 用
intel, 此类 作 profile-驱动 optimizing compilers. 为 更多 信息 在 这些 产品, 联系
your local intel 代表.
: 点此下载
