进步 信息 数据手册
9
80960ja/jf/jd/jt 3.3 v 微处理器
2.1 80960 处理器 核心
这 80960jx 家族 是 一个 scalar implementation 的 这 80960 核心 architecture. intel 设计 这个
处理器 核心 作 一个 非常 高 效能 设备 那 是 也 费用-有效的. factors 那 contribute
至 这 核心’s 效能 包含:
•
核心 运作 在 这 总线 速 和 这 80960ja/jf
•
核心 运作 在 二 或者 三 时间 这 总线 速 和 这 80960jd 和 80960jt 各自
•
单独的-时钟 执行 的 大多数 说明
•
独立 乘以/分隔 单位
•
效率高的 操作指南 pipeline 降低 pipeline 破裂 latency
•
寄存器 和 resource scoreboarding 准许 overlapped 操作指南 执行
•
128-位 寄存器 总线 speeds local 寄存器 caching
•
二-方法 设置 associative, 整体的 操作指南 cache
•
直接-编排, 整体的 数据 cache
•
1 kbyte 整体的 数据 内存 delivers 零 wait 状态 程序 数据
图示 2. 80960jx 块 图解
可编程序的
中断 控制
控制
地址/
操作指南 sequencer
物理的 区域
配置
中断
端口
1k 数据 内存
记忆
接口
执行
乘以
单位
分隔
单位
记忆-编排
寄存器 接口
数据 总线
global / local
寄存器 文件
SRC2 DESTSRC1
地址
控制
有效的
Constants
一代
单位
地址
32-位 地址
32-位 数据
总线 要求
Queues
和
二 32-位
计时器
8-设置
local 寄存器 cache
SRC1
SRC2
DEST
pll, clocks,
电源 mgmt
boundary scan
控制
TAP
5
CLKIN
SRC1
SRC2
DEST
SRC1
DEST
9
32
32-位 buses
地址 / 数据
21
操作指南 cache
80960ja - 2k
80960jf/jd - 4k
80960jt - 16k
二-方法 设置 associative
直接 编排
数据 cache
80960ja - 1k
80960jf/jd - 2k
80960jt - 4k
128
3 独立 32-位 src1, src2, 和 dest buses
总线
控制 单位