飞利浦 半导体
PDIUSBD12
usb 接口 设备 和 并行的 总线
产品 数据 rev. 08 — 20 12月 2001 3 的 35
9397 750 09238
© koninklijke 飞利浦 electronics n.v. 2001. 所有 权利 保留.
3.2 管脚 描述
表格 1: 管脚 描述
标识 管脚 类型
[1]
描述
数据 <0> 1 IO2 位 0 的 双向的 数据. 回转-比率 控制.
数据 <1> 2 IO2 位 1 的 双向的 数据. 回转-比率 控制.
数据 <2> 3 IO2 位 2 的 双向的 数据. 回转-比率 控制.
数据 <3> 4 IO2 位 3 的 双向的 数据. 回转-比率 控制.
地 5 P 地面.
数据 <4> 6 IO2 位 4 的 双向的 数据. 回转-比率 控制.
数据 <5> 7 IO2 位 5 的 双向的 数据. 回转-比率 控制.
数据 <6> 8 IO2 位 6 的 双向的 数据. 回转-比率 控制.
数据 <7> 9 IO2 位 7 的 双向的 数据. 回转-比率 控制.
ALE 10 I 地址 获得 使能. 这 下落 边缘 是 使用 至 关闭 这
获得 的 这 地址 信息 在 一个 多路复用 地址/ 数据
总线. permanently 系 低 为 独立的 地址/ 数据 总线
configuration.
cs_n 11 I 碎片 选择 (起作用的 低).
SUSPEND 12 i,od4 设备 是 在 suspend 状态.
CLKOUT 13 O2 可编程序的 输出 时钟 (回转-比率 控制).
int_n 14 OD4 中断 (起作用的 低).
rd_n 15 I 读 strobe (起作用的 低).
wr_n 16 I 写 strobe (起作用的 低).
DMREQ 17 O4 dma 要求.
dmack_n 18 I dma acknowledge (起作用的 低).
eot_n 19 I 终止 的 DMA 转移 (起作用的 低). 翻倍 向上 作 V
总线
感觉到.
eot_n 是 仅有的 有效的 当 asserted 一起 和 dmack_n
和 也 rd_n 或者 wr_n.
重置_n 20 I 重置 (起作用的 低 和 异步的). 建造-在 电源-在 重置
电路 呈现 在 碎片, 所以 管脚 能 是 系 高 至 v
CC
.
gl_n 21 OD8 goodlink led 指示信号 (起作用的 低)
XTAL1 22 I 结晶 连接 1 (6 mhz).
XTAL2 23 O 结晶 连接 2 (6 mhz). 如果 外部 时钟 信号, instead
的 结晶, 是 连接 至 xtal1, 然后 xtal2 应当 是
floated.
V
CC
24 P 电压 供应 (4.0
−
5.5 v).
至 运作 这 IC 在 3.3 v, 供应 3.3 V 至 两个都 V
CC
和 V
out3.3
管脚.
D
−
25 一个 usb d
−
数据 线条.
D+ 26 一个 usb d+ 数据 线条.
: 点此下载
