2 palce22v10 和 palce22v10z families
块 图解
函数的 描述
这 palce22v10 准许 这 系统 engineer 至 执行 这 设计 在-碎片, 用 程序编制
ee cells 至 configure 和 和 或者 门 在里面 这 设备, 符合 至 这 desired 逻辑 函数.
complex interconnections 在 门, 这个 先前 必需的 时间-consuming 布局, 是
lifted 从 这 pc 板 和 放置 在 硅, 在哪里 它们 能 是 容易地 modified 在
prototyping 或者 生产.
这 palce22v10z 是 这 零-电源 版本 的 这 palce22v10. 它 有 所有 这 architectural 特性
的 这 palce22v10. 在 增加, 这 palce22v10z 有 零 备用物品 电源 和 unused 产品
期 使不能运转.
产品 条款 和 所有 连接 opened 假设 这 logical 高 状态; 产品 条款
连接 至 两个都 真实 和 complement 的 任何 单独的 输入 假设 这 logical 低 状态.
这 palce22v10 有 12 输入 和 10 i/o macrocells. 这 macrocell (图示 1) 准许 一个 的 四
潜在的 输出 configurations 注册 输出 或者 combinatorial i/o, 起作用的 高 或者 起作用的 低
(看 图示 1). 这 configuration 选择 是 制造 符合 至 这 用户’s 设计 规格 和
相应的 程序编制 的 这 configuration 位 s
0
- s
1
. 多路调制器 控制 是 连接
至 地面 (0) 通过 一个 可编程序的 位, selecting 这 “0” path 通过 这 多路调制器. erasing
这 位 disconnects 这 控制 线条 从 地 和 它 是 驱动 至 一个 高 水平的, selecting 这 “1” path.
这 设备 是 生产 和 一个 ee cell link 在 各自 输入 至 这 和 门 排列, 和 连接
将 是 selectively 移除 用 应用 适合的 电压 至 这 电路. utilizing 一个 容易地-
执行 程序编制 algorithm, 这些 产品 能 是 迅速 编写程序 至 任何
customized 模式.
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
输出
逻辑
MACRO
CELL
重置
PRESET
clk/i
0
1
I
1
- i
11
11
81012141616141210 8
i/o
0
i/o
1
i/o
2
i/o
3
i/o
4
i/o
5
i/o
6
i/o
7
i/o
8
i/o
9
可编程序的
和 排列
(44 x 132)
: 点此下载
