palce22v10 和 palce22v10z families 5
便条 那 preset 和 重置 控制 这 flip-flop, 不 这 输出 管脚. 这 输出 水平的 是 决定
用 这 输出 极性 选择.
电源-向上 重置
所有 flip-flops 电源 向上 至 一个 逻辑 低 为 predictable 系统 initialization. 输出 的 这
palce22v10 将 取决于 在 这 编写程序 输出 极性. 这 v
CC
上升 必须 是 monotonic,
和 这 重置 延迟 时间 是 1000ns 最大.
寄存器 preload
这 寄存器 在 这 palce22v10 能 是 preloaded 从 这 输出 管脚 至 facilitate 函数的
测试 的 complex 状态 机器 设计. 这个 特性 准许 直接 加载 的 arbitrary states,
制造 它 unnecessary 至 循环 通过 长 测试 vector sequences 至 reach 一个 desired 状态. 在
增加, transitions 从 illegal states 能 是 verified 用 加载 illegal states 和 observing
恰当的 恢复.
安全 位
之后 程序编制 和 verification, 一个 palce22v10 设计 能 是 secured 用 程序编制 这
安全 ee 位. once 编写程序, 这个 位 defeats readback 的 这 内部的 编写程序 模式
用 一个 设备 programmer, securing 专卖的 设计 从 competitors. 当 这 安全 位 是
编写程序, 这 排列 将 读 作 如果 每 位 是 erased, 和 preload 将 是 无能.
这 位 能 仅有的 是 erased 在 conjunction 和 erasure 的 这 全部 模式.
程序编制 和 erasing
这 palce22v10 能 是 编写程序 在 标准 逻辑 programmers. 它 也 将 是 erased 至
重置 一个 先前 configured 设备 后面的 至 它的 unprogrammed 状态. erasure 是 automatically
执行 用 这 程序编制 硬件. 非 特定的 擦掉 运作 是 必需的.
质量 和 testability
这 palce22v10 提供 一个 非常 高 水平的 的 建造-在 质量. 这 erasability 的 这 设备 提供
一个 直接 意思 的 verifying 效能 的 所有 交流 和 直流 参数. 在 增加, 这个 verifies
完全 programmability 和 符合实际 的 这 设备 至 提供 这 最高的 程序编制
产量 和 邮递-程序编制 函数的 产量 在 这 工业.
技术
这 高-速 palce22v10 是 fabricated 和 vantis’ 先进的 用电气 可擦掉的 (ee) cmos
处理. 这 排列 连接 是 formed 和 proven ee cells. 输入 和 输出 是 设计
至 是 兼容 和 ttl 设备. 这个 技术 提供 强 输入 clamp 二极管, 输出
回转-比率 控制, 和 一个 grounded 基质 为 clean 切换.
pci 遵从
这 palce22v10h 设备 在 这 -5/-7/-10 速 grades 是 全部地 一致的 和 这
pci local
总线 规格
发行 用 这 pci 特定的 interest 组. 这 palce22v10h’s predictable
定时 确保 遵从 和 这 pci 交流 specifications 独立 的 这 设计.
零-备用物品 电源 模式
这 palce22v10z 特性 一个 零-备用物品 电源 模式. 当 毫无 的 这 输入 转变 为 一个
扩展 时期 (典型地 50 ns), 这 palce22v10z 将 go 在 备用物品 模式, 关闭 向下
: 点此下载
