palce22v10 和 palce22v10z families 3
能变的 输入/输出 管脚 比率
这 palce22v10 有 twelve 专心致志的 输入 线条, 和 各自 macrocell 输出 能 是 一个 i/o 管脚.
缓存区 为 设备 输入 有 complementary 输出 至 提供 用户-可编程序的 输入 信号
极性. unused 输入 管脚 应当 是 系 至 v
CC
或者 地.
注册 输出 configuration
各自 macrocell 的 这 palce22v10 包含 一个 d-类型 flip-flop 为 数据 存储 和
同步. 这 flip-flop 是 承载 在 这 低-至-高 转变 的 这 时钟 输入. 在 这
注册 configuration (s
1
= 0), 这 排列 反馈 是 从 q的 这 flip-flop.
combinatorial i/o configuration
任何 macrocell 能 是 configured 作 combinatorial 用 selecting 这 多路调制器 path 那 bypasses
这 flip-flop (s
1
= 1). 在 这 combinatorial configuration, 这 反馈 是 从 这 管脚.
0 = 编写程序 ee 位
1 = erased (charged) ee 位
图示 1. 输出 逻辑 macrocell 图解
16564e-004
CLK
S
1
10
11
00
01
AR
SP
0
1
i/o
n
S
0
D Q
Q
S
1
S
0
输出 configuration
0 0 注册/起作用的 低
0 1 注册/起作用的 高
1 0 combinatorial/起作用的 低
1 1 combinatorial/起作用的 高
: 点此下载
