2 - host 接口
(10 管脚)
2.1 - 数据 在
(din)
在 数据 模式, 这 数据 文字 是 这 输入 的 这 dac
频道. 在 软件, 这 数据 文字 是 followed 用
这 控制 寄存器 文字.
2.2 - 数据 输出
(dout)
在 数据 模式, 这 数据 文字 是 这 模数转换器 转换
结果. 在 软件, 这 数据 文字 是 followed 用 这
寄存器 读.
2.3 - 框架 同步
(fs)
在 主控 模式, 这 框架 同步 信号
是 使用 至 表明 那 这 设备 是 准备好 至 send
和 receive 数据. 这 数据 转移 begins 在 这
下落 边缘 的 这 框架-同步 信号. 这 框架-
同步 是 发生 内部 和 变得 低 在 这
rising 边缘 的 sclk 在 主控 模式. 在 从动装置 模式
这 框架 是 发生 externally.
2.4 - 串行 位 时钟
(sclk)
sclk clocks 这 数字的 数据 在 din 和 输出 的
dout 在 这 框架 同步 间隔.
这 串行 位 时钟 是 发生 内部.
2.5 - 重置 函数
(
重置)
这 重置 函数 是 至 initialize 这 内部的 计数-
ers 和 控制 寄存器. 一个 最小 低 脉冲波 的
100ns 是 必需的 至 重置 这 碎片. 这个 重置
函数 initiates 这 串行 数据 communications.
这 重置 函数 将 initialize 所有 这 寄存器 至
它们的 default 值 和 将 放 这 设备 在 一个
前-编写程序 状态. 之后 一个 低-going 脉冲波 在
重置, 这 设备 寄存器 将 是 initialized 至
提供 一个 在-抽样 比率 equal 至 160, 这
串行 接口 将 是 在 数据 模式, 这 dac
attenuation 将 是 设置 至 极大的, 这 模数转换器 增益 将
是 设置 至 0db, 这 差别的 输入 模式 在 这
模数转换器 转换器 将 是 选择, 和 这 multiplexor
将 是 设置 在 这 主要的 输入 in+ 和 在-. 之后 一个
重置 情况, 这 第一 框架 同步 cor-
responds 至 这 primary 频道.
2.6 - 电源 向下
(
pwrdwn)
这 电源-向下 输入 powers 向下 这 全部
碎片 (< 50
µ
w). 当
pwrdwn 管脚 是 带去 低,
这 设备 powers 向下 此类 那 这 存在
内部 编写程序 状态 是 maintained. 当
pwrdwn 是 驱动 高, 全部 运作 重新开始
之后 1ms. 如果 这
pwrdwn 输入 是 不 使用, 它
应当 是 系 至 v
DD
.
2.7 - 硬件 控制
(hc0, hc1)
这些 二 管脚 是 使用 为 硬件/软件
控制 的 这 设备. 这 数据 在 hc0 和 hc1
将 是 latched 在 至 这 设备 在 这 rising 边缘
的 这 框架 同步 脉冲波. 如果 这些 二
管脚 是 低, 软件 控制 模式 是 选择.
当 在 软件 控制 模式, 这 lsb 的 这
16-位 文字 将 选择 这 数据 模式 (lsb = 0) 或者
这 控制 模式 (lsb = 1). 其它 结合体 的
hc0/hc1 是 为 硬件 控制. 这些 输入
应当 是 系 低 如果 不 使用.
2.8 - 主控/从动装置 控制
(m/
s)
当 m/
s 是 高, 这 设备 是 在 主控 模式
和 fs 是 发生 内部. 当 m/
s 是 低,
这 设备 是 在 从动装置 模式 和 fs 必须 是
发生 externally.
2.9 - 主控 时钟 模式
(mcm)
当 mcm 是 高, xtalin 是 提供 externally
和 必须 是 equal 至 36.864mhz. 当 mcm 是 低,
xtalin 是 提供 externally 和 必须 是 equal 至
oversampling 频率 : fs x 在 (看 时钟 块
图解 和 §4 模式 的 运作).
2.10 - timeslot 控制
(ts)
当 ts = 0 这 数据 是 assigned 至 这 第一
16 位 之后 下落 边缘 的 fs (7546 模式) 其它-
wise 这 数据 是 位 17 至 32.
这 情况 m/
s = 1 和 ts = 1 是 保留 为 生命-测试
(transmit 增益 fixed 至 0db).
3 - 时钟 信号
(2 管脚)
取决于 在 mcm 值, 这些 管脚 有 differ-
ent 函数.
3.1 - mcm = 1
(xtalin, xtalout)
这些 管脚 必须 是 系 至 外部 结晶. 为 这
值 的 结晶 看 函数的 描述 chapter
部分 3.
3.2 - mcm = 0
(mclk, xtalout)
mclk 管脚 必须 是 连接 至 一个 外部 时钟.
xtalout 是 不 使用.
管脚 描述
(持续)
STLC7550
4/17
: 点此下载
