首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:626744
 
资料名称:STLC7550
 
文件大小: 174.59K
   
说明
 
介绍:
LOW POWER LOW VOLTAGE ANALOG FRONT END
 
 


: 点此下载
  浏览型号STLC7550的Datasheet PDF文件第2页
2
浏览型号STLC7550的Datasheet PDF文件第3页
3
浏览型号STLC7550的Datasheet PDF文件第4页
4
浏览型号STLC7550的Datasheet PDF文件第5页
5

6
浏览型号STLC7550的Datasheet PDF文件第7页
7
浏览型号STLC7550的Datasheet PDF文件第8页
8
浏览型号STLC7550的Datasheet PDF文件第9页
9
浏览型号STLC7550的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1 - transmit d/一个 部分
这 功能 包含 在 这 tx d/一个 部分 是
mat 是 使用 在 这 dac 频道.
1.1 - transmit 低 通过 过滤
lating 过滤 包含 一个 sinx/x 纠正. 它 是 一个
结合体 的 finite impulse 回馈 过滤 (fir)
和 一个 极大的 impulse 回馈 过滤 (iir). 这
lated 用 2, 3, 4, 5 或者 6 x 抽样 频率 (fs)
通过 这 iir 过滤. 这 信号 是 更远 interpo-
lated 用 32 x fs x n (和 n equal 至 2, 3, 4, 5, 6)
通过 这 iir 和 fir 过滤. 这 低 通过 过滤 是
followed 用 这 dac. 这 dac 是 oversampled 在
64, 96, 128, 160, 192 x fs. 这 oversampling 比率
这 oversampled d/一个 转换器 包含 一个 第二
这 attenuation 的 这 last 输出 平台 能 是
编写程序 至 0db, +6db 或者 极大的. 这 截-止
频率 的 这 单独的 柱子 转变-电容 低-
通过 过滤 是 :
fc
3dB
=
OCLK
2
π
10
和 oclk = oversampling 时钟 频率.
持续的-时间 过滤 的 这 相似物 差别的
输出 是 需要 使用 一个 止-碎片 放大器 和
一个 few 外部 被动的 组件.
在 least 79db 信号 至 噪音 加 扭曲量 比率 能
是 得到 在 这 频率 带宽 的 0.425 x 9.6khz
2 - receive 一个/d 部分
这 不同的 功能 包含 在 这 模数转换器 频道
部分 是 描述 在下. 16-位 2’s complement
数据 format 是 使用 在 这 模数转换器.
2.1 - 一个/d 转换器
这 oversampled 一个/d 转换器 是 为基础 在 一个
第二 顺序 sigma-delta modulator. 至 生产
极好的 一般模式 拒绝 的 unwanted sig-
nals, 这 相似物 信号 是 processed differentially
直到 它 是 转变 至 数字的 数据. 单独的-结束
在 64, 96, 128, 160 或者 192 x fs. 这 oversampling
比率 是 用户 可选择的. 在 least -85db sndr 能
一个 -6dbr 差别的 输入 信号 和 一个 oversam-
pling 比率 equal 至 160.
2.2 - receive 低 通过 过滤
它 是 一个 decimation 过滤. 这 decimation 是 执行
用 二 decimation 数字的 过滤 : 一个 decimation
这 目的 的 这 fir 过滤 是 至 decimate 32 时间
这 数字的 信号 coming 从 这 模数转换器 modulator.
这 iir 是 一个 cascade 的 5 biquads. 它 提供 这
低-通过 过滤 需要 至 除去 这 噪音 re-
maining 在之上 half 这 抽样 频率. 这
输出 的 这 iir 将 是 processed 用 这 dsp.
3 - 时钟 发生器
这 主控 时钟, mclk 是 提供 用 这 用户
感谢 至 一个 结晶 或者 外部 时钟 发生器 (看
图示 1).
这 mclk 可以 是 equal 至 36.864mhz
(mcm = 1). 在 那 情况 感谢 至 这 分隔物 m x q,
这 stlc7550 是 能 至 发生 所有 v.34bis 和
当 mcm = 0, 这 mclk 必须 是 equal 至 这
oversampling 频率 : fs x 在 (7546 模式).
频率. oclk 是 equal 至 这 变换 时钟 使用 在
这 串行 接口.
这 mclk 频率 应当 是 :
结合体 的 m, q 和 oversampling ratios al-
lows 至 发生 一些 抽样 发生率.
推荐 值 为 classical modem appli-
表格 1 :
(khz)
fq =
36.864mhz (1)
fq =
18.432mhz
fq =
9.216mhz
M Q M Q M Q
16.00 3 6 128 2 4.5 128 1 6 96
13.96 3 5.5 160 - - - - - -
13.71 3 7 128 1 7 192 1 7 96
12.80 3 6 160 2 4.5 160 1 4.5 160
12.00 3 8 128 2 6 128 1 6 128
11.82 3 6.5 160 - - - - - -
10.97 3 7 160 - - - - - -
10.47 4 5.5 160 2 5.5 160 1 5.5 160
10.29 4 7 128 2 7 128 1 7 128
9.60 4 6 160 2 6 160 1 6 160
9.00 4 8 128 2 8 128 1 8 128
8.86 4 6.5 160 2 6.5 160 1 6.5 160
8.23 4 7 160 2 7 160 1 7 160
8.00 4 6 192 2 6 192 1 6 192
7.20 4 8 160 2 8 160 1 8 160
便条 :
1. 推荐 值.
STLC7550
6/17
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com