首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:635233
 
资料名称:T7121
 
文件大小: 685.38K
   
说明
 
介绍:
T7121 HDLC Interface for ISDN
 
 


: 点此下载
  浏览型号T7121的Datasheet PDF文件第2页
2
浏览型号T7121的Datasheet PDF文件第3页
3
浏览型号T7121的Datasheet PDF文件第4页
4
浏览型号T7121的Datasheet PDF文件第5页
5

6
浏览型号T7121的Datasheet PDF文件第7页
7
浏览型号T7121的Datasheet PDF文件第8页
8
浏览型号T7121的Datasheet PDF文件第9页
9
浏览型号T7121的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
6 lucent 科技 公司
数据 薄板
april 1997
t7121 hdlc 接口 为 isdn (hifi-64)
17 dxb/
TSCA
O
transmit 数据 b 或者 时间-slot 控制 为 dxa.
这 符合实际 的 这个 管脚 是
用户-控制 用 这 p17ctl 位 在 这 接受者 控制 寄存器 (r5—b7).
clearing 这 p17ctl 位 至 0 选择 运作 作 transmit 数据 b. once dxb
运作 是 选择, 数据 是 transmitted 在 dxb whenever 这 dxbc 位 在 reg-
ister 7 (r7—b6) 是 设置 至 1. 数据 能 是 configured 为 传递 在 也
clkx 边缘 (clkxi, r9—b4), optionally inverted (dxi, r10—b7) 和 放置 在
一个 用户-选择 时间 slot (寄存器 7, 9, 10) 和 位 0 或者 位 7 sent first (tlbit,
r10—b6).
dxb 应当 是 牵引的 向上 用 一个 外部 电阻 至 阻止 随机的 数据 pat-
terns 从 propagating 通过 其它 设备 当 dxb 是 3-陈述.
当 p17ctl (r5—b7) 是 设置 至 1, 这个 管脚 是 configured 作
TSCA
(起作用的-低)
(时间-slot 控制 为 dxa).
TSCA
准许 使用 的 一个 外部 3-stating 总线 驱动器
ing 这 有效的 位 positions 的 数据 和 是 高 在 所有 其它 时间.
当 一个 外部 驱动器 是 必需的, dxac (r7—b7) 必须 是 设置 至 1. 设置
这 p17ctl 位 (r5—b7) 至 1 overrides 这 选择 的 dxbc (r7—b6).
18 CLKX I
transmit 时钟.
这个 输入 时钟 控制 这 位 比率 为 transmitted 数据. trans-
mit 时钟 频率 必须 是 较少 比 这 碎片 主控 时钟 频率 分隔
用 2 (fclkx < fclk/2). 在 这 重置 configuration, 数据 是 transmitted 在 这 fall-
ing 边缘 的 clkx. 数据 能 是 transmitted 用 使用 这 rising 边缘 的 clkx 用
设置 这 clkx invert 位 (clkxi) 在 这 位 补偿 寄存器 (r9—b4) 至 1. 如果 这
p21ctl 位 在 这 接受者 控制 寄存器 (r5—b6) 是 设置 至 1, 这个 时钟 是 也
使用 至 receive 数据. 如果 p21ctl 是 0, 这 transmit 时钟 比率 能 是 独立
的 这 receive 时钟 比率.
19 DXA O
transmit 数据 一个.
当 这 dxac 位 在 寄存器 7 (r7—b7) 是 设置 至 1, 数据 是
transmitted 在 这个 管脚. 如果 外部 驱动器 是 不 必需的, 两个都 dxac (r7—b7)
和 dxbc (r7—b6) 能 是 设置 至 准许 同时发生的 传递 的 这 数据
字节 在 两个都 transmit 数据 管脚.
数据 能 是 configured 为 传递 在 也 clkx 边缘 (clkxi, r9—b4),
optionally inverted (dxi, r10—b7) 和 放置 在 一个 用户-选择 时间 slot (reg-
isters 7, 9, 10) 和 位 0 或者 位 7 sent first (tlbit, r10—b6).
dxa 应当 是 牵引的 向上 用 一个 外部 电阻 至 阻止 随机的 数据 pat-
terns 从 propagating 通过 其它 设备 当 dxa 是 3-陈述.
20 DRA I
receive 数据 一个.
当 这 dra/b 位 在 寄存器 8 (r8—b7) 是 cleared 至 0,
数据 是 received 在 这个 管脚. 数据 能 是 optionally inverted (dri, r11—b7),
received 在 一个 积极的 或者 负的 receive 时钟 边缘 (clkri, r9—b0), 和
received 在 一个 用户-选择 时间 slot (寄存器 8, 9, 11) 和 位 0 或者 位 7
first (rlbit, r11—b6).
表格 2. 管脚 描述
(持续)
管脚 标识 类型 名字/函数
管脚 信息
(持续)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com