首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:656554
 
资料名称:TP11362AV
 
文件大小: 442.32K
   
说明
 
介绍:
Quad Adaptive Differential PCM Processor
 
 


: 点此下载
  浏览型号TP11362AV的Datasheet PDF文件第4页
4
浏览型号TP11362AV的Datasheet PDF文件第5页
5
浏览型号TP11362AV的Datasheet PDF文件第6页
6
浏览型号TP11362AV的Datasheet PDF文件第7页
7

8
浏览型号TP11362AV的Datasheet PDF文件第9页
9
浏览型号TP11362AV的Datasheet PDF文件第10页
10
浏览型号TP11362AV的Datasheet PDF文件第11页
11
浏览型号TP11362AV的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
函数的 描述
(持续)
下落 边缘 CE latched 在.
表格 3
, last 在-
较早的 CE 下落 边缘 LSB ad-
PCM 数据 文字.
便条 串行 输入 数据 关联 下落
边缘 CE 串行 输出 数据 关联
rising 边缘 ce. TSI RSI 输入 数据 clocked
false 边缘 PSCK asck, 各自. MSB
TSO RSO 输出 数据 shifted 输出 下落
边缘 ce. Subsequent TSO RSO 数据 shifted 输出
rising edges ASCK PSCK 各自.
表格 4
显示 转移 顺序 ADPCM 输出 数据.
情况 在哪里 那里 更多 ASCK clocks
ADPCM 数据, ADPCM 输出 recirculate.
例子, 如果 32 kbps 模式 选择, 第八
脉冲 ASCK exist 在里面 CE 脉冲波, 下列的
ADPCM encoded 数据 d3-d2-d1-d0-d3-d2-d1-d0 ap-
pear TSO 输出 (
表格 5
).
表格 3. 转移 顺序 ADPCM 输入 数据 (rsi). Last 较早的
下落 边缘 CE LSB ADPCM 数据
QSEL1 QSEL0 模式 5 4 3 2 1
0 0 32 kbps x D3 D2 D1 D0
0 1 24 kbps x D2 D1 D0 x
1 0 16 kbps x D1 D0 x x
1 1 40 kbps D4 D3 D2 D1 D0
(msb) (lsb)
便条 1:
x
=
Don’t 小心 状态
表格 4. 转移 顺序 ADPCM 输出 数据 (tso) 4 ASCK Rising Edges
CE (这 第一 MSB 数据 下列的 Rising 边缘 ce)
QSEL1 QSEL0 模式 5 4 3 2 1
0 0 32 kbps D3 D2 D1 D0 D3
0 1 24 kbps D2 D1 D0 x D2
1 0 16 kbps D1 D0 x x D1
1 1 40 kbps D4 D3 D2 D1 D0
(msb) (lsb)
便条 2:
x
=
unknown (但是 定义) 状态
表格 5. 转移 顺序 ADPCM 输出 数据 (tso)
7 ASCK Rising Edges (8 脉冲) ASCK CE
QSEL1 QSEL0 模式 8 7 6 5 4 3 2 1
0 0 32 kbps D3 D2 D1 D0 D3 D2 D1 D0
0 1 24 kbps D2 D1 D0 x D2 D1 D0 x
1 0 16 kbps D1 D0 x x D1 D0 x x
1 1 40 kbps D4 D3 D2 D1 D0 D4 D3 D2
便条 3:
x
=
unknown (但是 定义) 状态
单独的-频道 INITIALIZATION
所有-频道 重置
TP11362A ADPCM 处理器 initialized 一个
每-频道 基准 通过 使用 INIT 或者 一个 所有-频道 ba-
sis 通过 使用 rstb. 两个都 具体情况, 内部的 ADPCM
变量 initialized default 建议的
ITU g.726 推荐.
一个 单独的 频道 initialized desired con-
figuration 设置 相应的 数据 变量 pcm1,
en, qsel(0,1) asserting INIT 管脚 高. con-
figuration 数据 INIT 信号 strobed 下落 边缘
ce. 一个 initialization 循环, 时期 CE 必须 45
主控 时钟 (clk) 循环. transcoder 然后 准备好
处理 next 频道.
起作用的 RSTB 信号 使用 一个 “warm” 重置
facilitating 设备 测试. initialization
内部的 记忆 takes 726 CLK 循环 之后 RSTB 变得
inactive (逻辑 “1”). 第一 转变 CE 允许
CLK 循环 之后 RSTB 变得 inactive. 推荐
CE 保持 initialization 阶段.这 rec-
ommended ASCK PSCK initialization
逻辑 “1”, TSI RSI 逻辑 “0”. 任何 数据 (tsi
rsi) 应用 initialization 阶段 lost,
不管怎样, 它们 won’t 影响 恰当的 initialization 处理-
.这 最小 时间 RSTB 2 CLK 循环.
碎片 重新开始 运作 第一 负的 边缘 CE
之后 completion initialization.
电源-在-重置
在-碎片 电源-在-重置 macro 使活动 exter-
nal 电源 第一 应用 设备. 一样 func-
tion 外部 RSTB 管脚 这个 initializes 所有 途径
default 定义 ITU 推荐
www.国家的.com 8
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com