4/324
st92f120 - 一般 描述
1 一般 描述
1.1 介绍
这 st92f120 微控制器 是 开发 和
制造的 用 意法半导体 使用 一个 pro-
prietary n-好 hcmos 处理. 它的 效能
derives 从 这 使用 的 一个 有伸缩性的 256-寄存器 pro-
gramming 模型 为 过激-快 context 切换
和 real-时间 事件 回馈. 这 intelligent 在-
碎片 peripherals offload 这 st9 核心 从 i/o 和
数据 管理 处理 tasks 准许 criti-
cal 应用 tasks 至 得到 这 最大 使用 的
核心 resources. 这 新-一代 st9 mcu
设备 now 也 支持 低 电源 消耗量
和 低 电压 运作 为 电源-效率高的 和
低-费用 embedded 系统.
1.1.1 st9+ 核心
这 先进的 核心 组成 的 这 central
处理 单位 (cpu), 这 寄存器 文件, 这 inter-
rupt 和 dma 控制, 和 这 记忆 man-
agement 单位. 这 mmu 准许 一个 单独的 直线的 ad-
dress 空间 的 向上 至 4 mbytes.
四 独立 buses 是 控制 用 这
核心: 一个 16-位 记忆 总线, 一个 8-位 寄存器 数据
总线, 一个 8-位 寄存器 地址 总线 和 一个 6-位 inter-
rupt/dma 总线 这个 connects 这 中断 和
dma 控制者 在 这 在-碎片 peripherals 和 这
核心.
这个 多样的 总线 architecture 制造 这 st9 fam-
ily 设备 高级地 效率高的 为 accessing 在 和 止-
碎片 记忆 和 快 exchange 的 数据 和 这
在-碎片 peripherals.
这 一般-目的 寄存器 能 是 使用 作 交流-
cumulators, index 寄存器, 或者 地址 pointers.
调整 寄存器 pairs 制造 向上 16-位 寄存器 为
寻址 或者 16-位 处理. 虽然 这 st9
有 一个 8-位 alu, 这 碎片 handles 16-位 opera-
tions, 包含 arithmetic, 负载/stores, 和 mem-
ory/寄存器 和 记忆/记忆 exchanges.
这 powerful i/o 能力 demanded 用 微观的-
控制 产品 是 fulfilled 用 这
st92f120 和 77 i/o 线条 专心致志的 至 数字的 在-
放/输出. 这些 线条 是 grouped 在 向上 至 ten
8-位 i/o 端口 和 能 是 配置 在 一个 位 基准
下面 软件 控制 至 提供 定时, 状态
信号, 一个 地址/数据 总线 为 接合 至 这
外部 记忆, 计时器 输入 和 输出, 相似物
输入, 外部 中断 和 串行 或者 并行的 i/o.
二 记忆 spaces 是 有 至 支持 这个
宽 范围 的 配置: 一个 联合的 pro-
gram/数据 记忆 空间 和 这 内部的 regis-
ter 文件, 这个 包含 这 控制 和 状态 reg-
isters 的 这 在-碎片 peripherals.
1.1.2 外部 记忆 接口
100-管脚 设备 有 一个 16-位 外部 地址
总线 准许 它们 至 地址 向上 至 64k 字节 的
外部 记忆.
1.1.3 flash 和 e3prom memories
在 这 st92f120, 这 embedded flash 记忆
cell 是 使用 至 执行 emulated 可擦可编程只读存储器 ca-
pability 为 产品 那 需要 regular 向上-
dates 的 单独的-字节 参数.
1.1.4 在-碎片 peripherals
二 16-位 multifunction 计时器, 各自 和 一个 8
位 预分频器 和 12 运行 模式 准许 简单的
使用 为 complex 波形 一代 和 meas-
urement, pwm 功能 和 许多 其它 系统
定时 功能 用 这 用法 的 这 二 associat-
ed dma 途径 为 各自 计时器.
二 扩展 函数 计时器 提供 更远
定时 和 信号 一代 能力.
一个 标准 计时器 能 是 使用 至 发生 一个 sta-
ble 时间 根基 独立 从 这 pll.
一个 i
2
c 接口 提供 快 i
2
c 和 进入 总线
支持.
这 spi 是 一个 同步的 串行 接口 为 mas-
ter 和 从动装置 设备 交流. 它 支持
单独的 主控 和 multimaster 系统.
一个 j1850 字节 水平的 协议 解码器 是 有
(在 一些 设备 仅有的) 为 communicating 和 一个
j1850 网络.
在 增加, 那里 是 一个 16 频道 相似物 至 数字的
转换器 和 integral 样本 和 支撑, 快
转换 时间 和 8-位 决议.
完成 这 设备 是 二 或者 一个 全部 duplex
串行 communications 接口 和 一个 integral
发生器, 异步的 和 同步的 capa-
bility (全部地 可编程序的 format) 和 有关联的
地址/wake-向上 选项, 加 二 dma 途径.
最终, 一个 可编程序的 pll 时钟 发生器 al-
lows 这 用法 的 标准 3 至 5 mhz crystals 至
获得 一个 大 范围 的 内部的 发生率 向上 至
24mhz. 低 电源 run (慢), wait 为 inter-
rupt, 低 电源 wait 为 中断, 停止 和
halt 模式 是 也 有.
9
: 点此下载
