7/324
st92f120 - 一般 描述
图示 2. cmos 基本 反相器
当 一个 输入 是 保持 在 逻辑 零, 这 n-频道
晶体管 是 止, 当 这 p-频道 是 在 和 能
conduct. 这 opposite occurs 当 一个 输入 是
保持 在 逻辑 一个. cmos 晶体管 是 essentially
直线的 设备 和 相当地 broad 切换
点. 在 commutation, 这 输入 passes
通过 midsupply, 和 那里 是 一个 区域 的 输入
电压 值 在哪里 两个都 p 和 n-频道 tran-
sistors 是 在. 自从 正常情况下 这 transitions 是
快, 那里 是 一个 非常 短的 时间 在 这个 一个 电流
能 流动: once 这 切换 是 完成 那里 是
非 变长 电流. 这个 phenomenon explains why
这 整体的 电流 取决于 在 这 切换 比率:
这 消耗量 是 直接地 均衡的 至 这
号码 的 晶体管 inside 这 设备 这个 是
在 这 直线的 区域 在 transitions, charging 和
discharging 内部的 capacitances.
在 顺序 至 避免 extra 电源 供应 电流, 它 是
重要的 至 偏差 输入 管脚 合适的 当 不
使用. 在 事实, 如果 这 输入 阻抗 是 非常 高,
管脚 能 float, 当 不 连接, 也 至 一个
midsupply 水平的 或者 能 oscillate (injecting 噪音 在
这 设备).
取决于 在 这 明确的 配置 的 各自
i/o 管脚 在 不同的 st9 设备, 它 能 是 更多 或者
较少 核心的 至 leave unused 管脚 floating. 为 这个
reason, 在 大多数 管脚, 这 配置 之后 re-
设置 使能 一个 内部的 弱 拉-向上 晶体管 在
顺序 至 避免 floating 情况. 为 其它 管脚
这个 是 intrinsically forbidden, 像 为 这 真实 打开-
流 管脚. 在 任何 情况, 这 应用 软件
必须 程序 这 正确的 状态 为 unused 管脚 至
避免 conflicts 和 外部 电路系统 (whichever 它
是: 拉-向上, 拉-向下, floating, etc.).
这 建议的 方法 的 terminating unused i/o
是 至 连接 一个 外部 单独的 拉-向上 或者 拉-
向下 为 各自 管脚, 甚至 though initialization 软-
ware 能 强迫 输出 至 一个 指定 和 定义
值, 在 一个 particular 阶段 的 这 reset rou-
tine 那里 可以 是 一个 undetermined 状态 在 这
输入 部分.
用法 的 拉-ups 和/或者 拉-downs 是 preferable
在 放置 的 直接 连接 至 v
DD
或者 v
SS
. 如果 拉-
向上 或者 拉-向下 电阻器 是 使用, 输入 能 是
强迫 为 测试 目的 至 一个 不同的 值, 和
输出 能 是 编写程序 至 两个都 数字的 水平
没有 generating 高 电流 流 预定的 至 这
conflict.
anyway, 在 系统 verification 流动, 注意
必须 是 paid 至 reviewing 这 连接 的 各自
管脚, 在 顺序 至 避免 潜在的 问题.
1.2.4 avoidance 的 管脚 损坏
虽然 整体的 电路 数据 薄板 提供 这
用户 和 conservative 限制 和 情况 在 或者-
der 至 阻止 损坏, sometimes 它 是 有用的 为
这 硬件 系统 设计者 至 know 这 内部的
失败 mechanisms: 这 风险 的 暴露 至 illegal
电压 和 情况 能 是 减少 用 smart
保护 设计.
它 是 不 可能 至 classify 和 至 预言 所有 这
可能 损坏 结果 从 violating maxi-
mum 比率 和 情况, 预定的 至 这 大
号码 的 变量 那 来到 在 播放 在 defining
这 failures: 在 事实, 当 一个 超（电）压 情况
是 应用, 这 影响 在 这 设备 能 相异 sig-
nificantly 取决于 在 lot-至-lot 处理 varia-
tions, 运行 温度, 外部 接合
的 这 st9 和 其它 设备, 等
在 这 下列的 sections, background 技术的 在-
组成 是 给 在 顺序 至 帮助 系统 设计-
ers 至 减少 风险 的 损坏 至 这 st9 设备.
1.2.4.1 静电的 释放 和 latchup
cmos 整体的 电路 是 一般地 敏感的
至 暴露 至 高 电压 静态的 electricity, 这个
能 induce 永久的 损坏 至 这 设备: 一个
典型 失败 是 这 损坏 的 薄的 oxides,
这个 导致 高 泄漏 电流 和 sometimes
shorts.
latchup 是 另一 典型 phenomenon occurring
在 整体的 电路: unwanted turning 在 的 para-
sitic 双极 结构, 或者 硅-控制 rectifi-
ers (scr), 将 overheat 和 迅速 destroy 这
设备. 这些 unintentional 结构 是 com-
posed 的 p 和 n regions 这个 工作 作 emitters,
根基 和 collectors 的 parasitic 双极 transis-
tors: 这 大(量) 阻抗 的 这 硅 在 这 wells
和 基质 act 作 电阻器 在 这 scr struc-
ture. 应用 电压 在下 v
SS
或者 在之上 v
DD
,
和 当 这 水平的 的 电流 是 能 至 发生 一个
P
N
在输出
V
DD
V
SS
9
: 点此下载
