W209C
初步的
文档 #: 38-07171 rev. *a 页 3 的 16
Overview
这 w209c 是 一个 高级地 整体的 频率 定时 发生器,
供应 所有 这 必需的 时钟 来源 为 一个 intel
®
architec-
ture platform 使用 graphics 整体的 核心 逻辑.
函数的 描述
i/o 管脚 运作
管脚 # 1, 10, 11, 12, 22, 和 23 是 dual-purpose l/o pins. 在之上
电源-向上 这 管脚 acts 作 一个 逻辑 输入. 一个 外部 10-k
Ω
strap-
ping 电阻 应当 是 使用.
图示 1
显示 一个 建议的
方法 为 strapping 电阻 连接.
之后 2 ms, 这 管脚 变为 一个 输出. 假设 这 电源
供应 有 stabilized 用 然后, 这 指定 输出 频率
是 delivered 在 这 管脚. 如果 这 电源 供应 有 不 还
reached 全部 值, 输出 频率 initially 将 是 在下 tar-
得到, 但是 将 增加 至 目标 once 供应 电压 有 stabi-
lized. 在 也 情况, 一个 短的 输出 时钟 循环 将 是 pro-
duced 从 这 cpu 时钟 输出 当 这 输出 是
使能.
补偿 among 时钟 信号 groups
图示 2
和
图示 3
代表 这 阶段 relationship among
这 不同的 groups 的 时钟 输出 从 w209c 当 它 是
供应 一个 66-mhz cpu 时钟 和 一个 100-mhz cpu 时钟,
各自. 它 应当 是 指出 那 当 cpu 时钟 是 oper-
ating 在 100 mhz, cpu 时钟 输出 是 180 degrees 输出 的
阶段 和 sdram 时钟 输出.
电源-在
重置
计时器
输出 三-状态
数据
获得
支撑
QD
W209C
时钟 加载
输出
缓存区
10k
Ω
输出
低
输出 strapping 电阻
序列 末端 电阻
图示 1. 输入 逻辑 选择 通过 电阻 加载 选项
cpu 66-mhz
sdram 100-mhz
3v66 66-mhz
pci 33-mhz
ref 14.318-mhz
usb 48-mhz
APIC
0 ns
图示 2. 组 补偿 波形 (66-mhz cpu 时钟, 100-mhz sdram 时钟)
40 ns30 ns20 ns10 ns
sdram 100 时期
cpu 100 时期
hub-pc
: 点此下载
