W83877TF
发行 释放 日期: march 1998
-41- 版本 0.61
3.2.1 uart 控制 寄存器 (ucr) (读/写)
这 uart控制 寄存器 控制 和 定义 这 协议 为 异步的 数据 communications,
包含 数据 长度, 停止 位, parity, 和 波特 比率 选择.
1
2
3
45
6
7 0
数据 长度 选择 位 0 (dls0)
数据 长度 选择 位 1(dls1)
多样的 停止 位 使能 (msbe)
parity 位 使能 (pbe)
甚至 parity 使能 (epe)
parity 位 fixed 使能 (pbfe)
设置 silence 使能 (sse)
baudrate divisor 获得 进入 位 (bdlab)
位 7: bdlab. 当 这个 位 是 设置 至 一个 logical 1, designers 能 进入 这 divisor (在 16-bit 二进制的
format) 从 这 divisor latches 的 这 波特 比率 发生器 在 一个 读 或者 写 运作.
当 这个 位 是 重置, 这 接受者 缓存区 寄存器, 这 传输者 缓存区 寄存器, 或者 这
中断 控制 寄存器 能 是 accessed.
位 6: sse. 一个 logical 1 forces 这 串行 输出 (sout) 至 一个 silent 状态 (一个 logical 0). 仅有的 sout 是
影响 用 这个 位; 这 传输者 是 不 影响.
位 5: pbfe. 当 pbe 和 pbfe 的 ucr 是 两个都 设置 至 一个 logical 1,
(1) 如果 epe 是 一个 logical 1, 这 parity 位 是 fixed 作 一个 logical 0 至 transmit 和 审查.
(2) 如果 epe 是 一个 logical 0, 这 parity 位 是 fixed 作 一个 logical 1 至 transmit 和 审查.
位 4: epe. 这个 位 describes 这 号码 的 逻辑 1's 在 这 数据 文字 位 和 parity 位 仅有的 当 位
3 是 编写程序. 当 这个 位 是 设置, 一个 甚至 号码 的 逻辑 1's 是 sent 或者 审查. 当
这 位 是 重置, 一个 odd 号码 的 逻辑 1's 是 sent 或者 审查.
位 3: pbe. 当 这个 位 是 设置, 这 位置 在 这 last 数据 位 和 这 停止 位 的 这 sout
将 是 stuffed 和 这 parity 位 在 这 传输者. 为 这 接受者, 这 parity 位 在 这 一样
位置 作 这 传输者 将 是 发现.
位 2: msbe. 这个 位 定义 这 号码 的 停止 位 在 各自 串行 character 那 是 transmitted 或者
received.
(1) 如果 msbe 是 设置 至 一个 logical 0, 一个 停止 位 是 sent 和 审查.
(2) 如果 msbe 是 设置 至 一个 logical 1, 和 数据 长度 是 5 位, 一个 和 一个 half 停止 位 是 sent 和
审查.
(3) 如果 msbe 是 设置 至 一个 logical 1, 和 数据 长度 是 6, 7, 或者 8 bits, 二 停止 位 是 sent 和
审查.
位 0 和 1: dls0, dls1. 这些 二 位 定义 这 号码 的 数据 位 那 是 sent 或者 审查 在
各自 串行 character.
: 点此下载
