pci 至 isa 桥 设置
w83628f &放大; w83629d
初步的
发行 释放 日期: jan 1999
-6- 修订 0.32
1.管脚 描述
便条: 请 谈及 至 部分 13.2 直流 特性 为 详细信息.
i/o
12t
- ttl 水平的 bi-directional 管脚 和 12 毫安 源-下沉 能力
i/o
24t
- ttl 水平的 bi-directional 管脚 和 24 毫安 源-下沉 能力
i/o
12tp3
- 3.3v ttl 水平的 bi-directional 管脚 和 12 毫安 源-下沉 能力
i/o
24tp3
- 3.3vttl 水平的 bi-directional 管脚 和 24 毫安 源-下沉 能力
i/od
12t
- ttl 水平的 bi-directional 管脚 打开 流 输出 和 12 毫安 下沉 能力
i/o
24t
- ttl 水平的 bi-directional 管脚 和 24 毫安 源-下沉 能力
输出
12t
- ttl 水平的 输出 管脚 和 12 毫安 源-下沉 能力
输出
24t
- ttl 水平的 输出 管脚 和 24 毫安 源-下沉 能力
输出
12tp3
- 3.3v ttl 水平的 输出 管脚 和 12 毫安 源-下沉 能力
输出
24tp3
- 3.3v ttl 水平的 输出 管脚 和 24 毫安 源-下沉 能力
OD
12
- 打开-dra在 输出 管脚 和 12 毫安 下沉 能力
OD
24
- 打开-流 输出 管脚 和 24 毫安 下沉 能力
在
cs
- cmos 水平的 施密特-触发 输入 管脚
在
t
- ttl 水平的 输入 管脚
在
td
- ttl 水平的 输入 管脚 和 内部的 拉 向下 电阻
在
ts
- ttl 水平的 施密特-触发 输入 管脚
在
tsp3
- 3.3v ttl 水平的 施密特-触发 输入 管脚
1.1w83628f 管脚 描述
1.1.1 pci 接口
标识 管脚 i/o 函数
ad[31:0] 19-26
30-37
52-59
61-63
66-70
i/o
24tp3
pci 总线 地址 和 数据 信号.
这 标准 pci 地址
和 数据 线条. 地址 是 驱动 和 frame# assertion, 数据 是
驱动 或者 received 在 下列的 clocks.
c/be[3:0]# 28,45
51,60
i/o
24tp3
pci 总线 command 和 字节 使能.
在 这 地址
阶段 的 一个 transaction c/be[3:0]# 定义 这 总线 command.
在 这 数据 阶段 c/be[3:0]# 是 使用 作 字节 使能.
PCICLK 47 在
t
pci 总线 系统 时钟
. pciclk 提供 定时 为 所有
transactions 在 这 pci 总线. 所有 其它 pci 信号 是 抽样
在 这 rising 边缘 的 pciclk, 和 所有 定时 参数 是
定义 和 遵守 至 这个 边缘.
pclk_输出 48
输出
12t
pci 总线 系统 时钟 dpll 输出.
这 pclk_输出 能
减少 这 pciclk 加载 和 它 生产 从 内部的 dpll.
: 点此下载
