WM8761
生产 数据
w
pd rev 4.0 将 2004
10
典型地 一个 外部 低 通过 过滤 电路 将 是 使用 至 除去 residual 输出 的 带宽 噪音
典型的的deltasigma转换器.不管怎样,这先进的multi-位DAC使用在WM8761
生产far 较少输出的带宽噪音 比单独的位传统的sigmadeltadacs,和所以 在许多
产品 这个 过滤 将 是 移除, 或者 replaced 和 一个 简单的 rc 柱子.
clocking schemes
在 一个 典型 数字的 音频的 系统 那里 是 仅有的 一个 central 时钟 源 producing 一个 涉及 时钟
至 这个 所有 音频的 数据 处理 是 synchronised. 这个时钟 是 常常 涉及 至 作 这音频的
系统’s 主控 时钟. 这 外部 主控 时钟 能 是 应用 直接地 通过 这 mclk 输入
管脚 和 非 配置 需要 为 样本 比率 选择.
便条 那 在 这 wm8761, MCLK 是 使用 至 derive clocks 为 这 DAC path. 这 DAC path
组成 的 dac 抽样时钟, dac 数字的 过滤 时钟 和 dac 数字的 音频的 接口 定时. 在
一个 系统 在哪里 那里 是 一个 号码 的 可能 来源 为 这 涉及 时钟 它 是 推荐
那 这 时钟 源 和 这 最低 jitter 是 使用 至 optimise 这 效能 的 这 dac.
这 设备 能 是 powered 向下 用 stopping mclk. 在 这个 状态 这 电源 消耗量 是
substantially 减少.
数字的 音频的 接口
音频的 数据 是 应用 至 这 内部的 DAC 过滤 通过 这数字的音频的 接口. 三接口
formats 是 supported:
•
正确的 justified 模式
•
I
2
s 模式
•
dsp 模式
所有 formats send 这 MSB 第一. 这 数据 format 是 选择 和 这 FORMAT 管脚. 当
FORMAT 是 低, 正确的 justified数据format是选择和文字长度向上至 24-位 将 是
使用. 当这FORMAT管脚是高, i
2
s format 是选择 和文字 长度 的 任何 值向上 至
24-位 将 是 使用. (如果 一个 文字 长度 shorter 比 24-位 是 used, 这 unused 位 将 是 padded
和 zeros).如果LRCIN是4BCKINs或者较少持续时间,这DSP兼容 format 是 选择.Early
和 late 时钟 formats 是 supported, 选择 用 这 状态 的 这 format 管脚.
‘packed’ 模式 (i.e. 仅有的 32 或者 48 clocks每 lrcin 时期) 运作 是 也 supported 在 i
2
s 和
正确的justified 模式.如果 一个‘packed’format的16-位文字 长度是应用(16bckins 每 lrcin
half 时期), 这 设备 自动-发现 这个 模式 和 switches 至 16-位 数据 长度.
I
2
s 模式
这 wm8761 支持 文字 长度 的 16-24 位 在 i
2
s 模式.
在 I
2
S 模式, 这 数字的 音频的 接口 receives 数据 在 这 DIN 输入. 音频的 数据 是 时间
多路复用 和lrcin 表明 whether 这 left 或者 正确的 频道 是 呈现. lrcin 是 也 使用
作 一个 定时 涉及 至 表明 这 beginning 或者 终止 的 这 数据 words.
在 I
2
S 模式,这 最小 号码 的BCKINs 每LRCIN 时期 是 2时间 这 选择 文字
长度. lrcin 必须 是 高 为 一个 最小 的 文字 长度 bckins 和 低 为 一个 最小 的 文字
长度 bckins. 任何 mark 至 空间 比率 在 lrcin 是 可接受的 提供 这 在之上 (所需的)东西
是 符合. 在 i
2
s 模式, 这 msb 是 抽样 在 这 第二 rising 边缘 的 bckin 下列的 一个 lrcin
转变. lrcin 是 低 在 这 left 样本 和 高 在 这 正确的 样本.
: 点此下载
