WM8761
生产 数据
w
pd rev 4.0 将 2004
12
图示 5 dsp ‘late’ 模式 定时
图示 6 dsp ‘early’ 模式 定时
音频的 数据 抽样 比率
这 主控 时钟 为 wm8761 支持 音频的 抽样 比率 从 128fs 至 768fs, 在哪里 fs 是 这
音频的 抽样 频率 (lrcin) 典型地 32khz, 44.1khz, 48khz, 96kHz 或者 192khz. 这
主控 时钟 是 使用 至 运作 这 数字的 过滤 和 这 噪音 shaping 电路.
这 WM8761 有 一个 主控 时钟 发现 电路 那 automatically 确定 这 relation
在 这 主控 时钟 频率 和 这 抽样 比率 (至 在里面 +/- 8 主控 clocks). 如果 那里
是 一个 更好 比 8 clocks 错误, 这 接口 shuts 向下 这 DAC 和 mutes 这 输出. 这
主控 时钟 应当 是 synchronised 和 lrcin, 虽然 这 WM8761 是 tolerant 的 阶段
differences 或者 jitter 在 这个 时钟.
主控 时钟 频率 (mhz) (mclk)
抽样
比率
(lrcin)
128fs 192fs 256fs 384fs 512fs 768fs
32kHz 4.096 6.144 8.192 12.288 16.384 24.576
44.1khz 5.6448 8.467 11.2896 16.9344 22.5792 33.8688
48kHz 6.144 9.216 12.288 18.432 24.576 36.864
96kHz 12.288 18.432 24.576 36.864 无法得到 无法得到
192kHz 24.576 36.864 无法得到 无法得到 无法得到 无法得到
表格 1 主控 时钟 发生率 相比 抽样 比率
LRCIN
BCKIN
DIN
输入 文字 长度 (16 位)
1/fs
left 频道
16
2
1
15
LSB
MSB
16
2
1
15
正确的 频道
非 有效的 数据
1
最大值 4 bckin's
LRCIN
BCKIN
DIN
输入 文字 长度 (16 位)
1/fs
left 频道
16
2
1
15
LSB
MSB
16
2
1
15
正确的 频道
非 有效的 数据
1 bckin
1 bckin
最大值 4 bckin's
: 点此下载
