首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:711324
 
资料名称:WM8761ED
 
文件大小: 223.49K
   
说明
 
介绍:
24BIT 192KHZ STEREO DAC
 
 


: 点此下载
  浏览型号WM8761ED的Datasheet PDF文件第5页
5
浏览型号WM8761ED的Datasheet PDF文件第6页
6
浏览型号WM8761ED的Datasheet PDF文件第7页
7
浏览型号WM8761ED的Datasheet PDF文件第8页
8

9
浏览型号WM8761ED的Datasheet PDF文件第10页
10
浏览型号WM8761ED的Datasheet PDF文件第11页
11
浏览型号WM8761ED的Datasheet PDF文件第12页
12
浏览型号WM8761ED的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
WM8761
生产 数据
w
pd rev 4.0 将 2004
9
设备 描述
一般 介绍
WM8761一个效能DAC设计 数字的消费者音频的产品.
范围 的 特性 制造 它 ideally suited 为 使用 在 dvd 播放机, av 接受者 和 其它 消费者
音频的 设备.
这 wm8761一个 完全 2-频道 立体的 音频的 数字的-至-analogue 转换器, 包含 数字的
interpolation 过滤, multi-位sigmadelta dither, 切换 电容multi-位 立体的DAC
输出 smoothing 过滤. 全部地 兼容 一个 完美的 partner 一个 范围 工业
标准 微处理器, 控制者 dsps. 一个 novel multi sigma-delta DAC 设计
使用, utilising 一个 128x oversampling 比率, optimise 信号 噪音 效能 提供
增加时钟jitter容忍.(在‘high-比率’运作,oversampling比率 是64x 为 系统
clocks 的 128fs 或者 192fs)
控制 的 内部的 符合实际 的 这 设备 是 提供 用 硬件 控制 (管脚 编写程序).
运作 使用 主控 clocks 256fs, 384fs, 512fs 或者 768fs 提供, 选择
时钟 比率 正在 automatically 控制. 样本 比率 (fs) 较少 8kHz 96kHz
允许, 提供 这 适合的 系统 时钟 是 输入. 支持 是 也 提供 为 向上 至 192khz
使用 一个 主控 时钟 的 128fs 或者 192fs.
这 音频的 数据 接口 支持 24-位 正确的 justified 或者 16-24-位 i
2
s (飞利浦 left justified, 一个 位
delayed) 接口 formats. 一个 dsp 接口 是 也 supported, enhancing 这 接口 选项 为
这 用户.
一个 单独的2.7-5.5v供应 使用, 输出 振幅范围调整 绝对供应 水平的.
低 供应 电压 运作 和 低 电流 消耗量 联合的 和 这 低 管脚 计数 小
包装 制造 这 wm8761 attractive 为 许多 消费者 产品.
这 设备 是 packaged 在 一个 小 14-管脚 soic.
dac 电路 描述
WM8761 DAC 设计 准许playback 24-位PCM 音频的 或者类似的数据
决议 和 低 噪音 和 扭曲量. 样本 比率 向上 至 192khz 将 是 使用, 和 更 更小的
样本 比率 可接受的 提供 that 这 比率 的 样本 比率 (lrcin) 至 主控 时钟 (mclk) 是
maintained 在 一个 的 这 必需的 比率.
DACs WM8761 执行 使用 sigma-delta oversampled 转换
技巧. 这些 需要 那 这 pcm 样本 是 digitally filtered 和 interpolated 至 发生
一个设置样本一个高等级的比率向上192kHz输入比率.这个样本stream
然后 digitally modulated 发生 一个 数字的 脉冲波 stream 然后 转变 analogue
信号 在 一个 切换 电容 dac. 这 有利因素 的 这个 技巧 是 那 这 dac 是 linearised
使用 噪音 shaping 技巧, 准许 24-位 决议 符合 使用 非-核心的
analogue 组件. 一个 更远 有利因素 是 那 这 高 样本 比率 在 这 dac 输出 意思
那 smoothing 过滤 在 这 输出 的 这 dac 需要 仅有的 有 fairly crude 特性 在 顺序
至 除去 这 典型的 步伐, 或者 images 在 这 输出 的 这 dac. 至 确保 那 一代
tones典型的 sigma-deltaconvertors一个问题,dithering使用数字的
modulator along 和 一个 高等级的 顺序 modulator. 这 multi-位 切换 电容 技巧 使用 在
DAC减少敏锐的时钟jitter,dramatically减少输出的 带宽噪音对照的
至 切换 电流 或者 单独的 位 技巧 使用 在 其它 implementations.
这 电压 在 这 cap 管脚 是 使用 作 这 涉及 为 这 dacs. 因此 这 振幅 的 这
信号 在 这 dac 输出 将 规模 和 这 振幅 的 这 电压 一个t 这 cap 管脚. 一个 外部
涉及 可以 是 使用 至 驱动 在 这 cap 管脚 如果 desired, 和 一个 值 典型地 的 关于 midrail
完美的 为 最佳的 效能.
输出 2DACs缓冲输出 设备缓存区放大器.这些放大器
将 源加载电流 的 一些 毫安下沉 电流 向上 至 1.5ma 准许重大的 负载 至
驱动.输出起作用的下沉一个,i.e.fixed值,所以更好负载
might 是 驱动 如果 一个 外部 ‘pull-向下’ 电阻 是 连接 在 这 输出.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com