9/29
¡ 半导体
msm80c85ahrs/gs/js
基本 系统 定时
这 msm80c85ah 有 一个 多路复用 数据 总线. ale 是 使用 作 一个 strobe 至 样本 这 更小的
8-位 的 地址 在 这 数据 总线. 图示 5 显示 一个 操作指南 fetch, 记忆 读 和 i/o
写 循环 (作 将 出现 在 处理 的 这 输出 操作指南). 便条 那 在 这 i/
o 写 和 读 循环 那 这 i/o 端口 地址 是 copied 在 两个都 这 upper 和 更小的 half 的
这 地址.
那里 是 七 可能 类型 的 机器 循环. 这个 的 这些 七 takes 放置 是 定义
用 这 状态 的 这 三 状态 线条 (io/
M
, s
1
, s
0
) 和 这 三 控制 信号 (
RD
,
WR
,和
INTA
). (看 表格 2.) 这 状态 线条 能 是 使用 作 先进的 控制 (为 设备 selection, 为
例子), 自从 它们 变为 起作用的 在 这 t
1
状态, 在 这 outset 的 各自 机器 循环. 控制
线条
RD
和
WR
变为 起作用的 后来的, 在 这 时间 当 这 转移 的 数据 是 至 引领 放置, 所以
是 使用 作 command 线条.
一个 机器 循环 正常情况下 组成 的 三 t states, 和 这 例外 的 opcode fetch,
这个 正常情况下 有 也 四 或者 六 t states (除非 wait 或者 支撑 states 是 强迫 用 这
receipt 的
准备好
或者 支撑 输入). 任何 t 状态 必须 是 一个 的 ten 可能 states, 显示 在
表格 3.
记忆 读
O
O
记忆 写
i/o 读
1
1
i/o 写
(mr)
opcode fetch
0
(的)
(mw)
(ior)
acknowledge 的 intr
1
(ina)
(iow)
总线 空闲
0
1
TS
1
0
1
0
1
1
1
1
0
O
1
O
1
1
1
0
1
0
O
1
O
1
0
1
1
1
TS
1
0
1
0
1
1
1
1
TS
1
1
1
1
1
io/
M
S
1
S
0
RD WR INTA
机器 循环
状态 控制
0
1
1
1
(bi): dad
ack. 的
rst, trap
HALT
表格 2 msm80c85ah 机器 循环 chart
: 点此下载
