5/29
¡ 半导体
msm80c85ahrs/gs/js
名字
地址 branched 至 (1)
当 中断 occurs
类型 触发
rst 7.5
3CH
34H
rising 边缘 (latched).
高 水平的 unitl 抽样.
rst 6.5
rst 5.5
2CH
(2)
高 水平的 直到 抽样.
高 水平的 直到 抽样.
INTR
TRAP
Priority
2
3
4
5
1 24H
rising 边缘 和 高 水平的 单位 抽样.
表格 1 中断 priority, 重新开始 地址, 和 敏锐的
注释: (1) 这 处理器 pushes 这 pc 在 这 堆栈 在之前 branching 至 这 表明
地址.
(2) 这 地址 branched 至 取决于 在 这 操作指南 提供 至 这 cpu
当 这 中断 是 acknowledged.
重置 在
(输入)
sets 这 程序 计数器 至 零 和 resets 这 中断 使能 和 hlda flip-flops 和 释放
电源 向下 模式. 这 数据 和 地址 buses 和 这 控制 线条 是 3-陈述 在 重置 和
因为 的 这 异步的 nature 的 重置 在, 这 处理器's 内部的 寄存器 和 flags 将 是
改变 用 重置 和 unpredictable 结果. 重置 在 是 一个 施密特-triggered 输入, 准许
连接 至 一个 r-c 网络 为 电源-在 重置 延迟. 这 cpu 是 使保持 在 这 重置 情况 作
长 作 重置 在 是 应用.
标识 函数
重置 输出
(输出)
表明 cpu 是 正在 重置. 能 是 使用 作 一个 系统 重置. 这 信号 是 同步 至
这 处理器 时钟 和 lasts 一个 integral 号码 的 时钟 时期.
X
1
, x
2
(输入)
X
1
和 x
2
是 连接 至 一个 结晶 至 驱动 这 内部的 时钟 发生器. x
1
能 也 是 一个 外部
时钟 输入 从 一个 逻辑 门. 这 输入 频率 是 分隔 用 2 至 给 这 处理器's 内部的
运行 频率.
SID
(输入)
串行 输入 数据 线条. 这 数据 在 这个 线条 是 承载 在 accumulator 位 7 whenever 一个 rim 操作指南
是 executed.
SOD
(输出)
串行 输出 数据 线条. 这 输出 sod 是 设置 或者 重置 作 指定 用 这 sim 操作指南.
V
CC
+ 5 volt 供应
地 地面 涉及.
CLK
(输出)
时钟 输出 为 使用 作 一个 系统 时钟. 这 时期 的 clk 是 两次 这 x
1
, x
2
输入 时期.
: 点此下载
