首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:746713
 
资料名称:ADN2850BCP25
 
文件大小: 481K
   
说明
 
介绍:
Nonvolatile Memory, Dual 1024 Position Programmable Resistors
 
 


: 点此下载
  浏览型号ADN2850BCP25的Datasheet PDF文件第2页
2
浏览型号ADN2850BCP25的Datasheet PDF文件第3页
3
浏览型号ADN2850BCP25的Datasheet PDF文件第4页
4
浏览型号ADN2850BCP25的Datasheet PDF文件第5页
5

6
浏览型号ADN2850BCP25的Datasheet PDF文件第7页
7
浏览型号ADN2850BCP25的Datasheet PDF文件第8页
8
浏览型号ADN2850BCP25的Datasheet PDF文件第9页
9
浏览型号ADN2850BCP25的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. b–6–
ADN2850
V
SS
V
1
V
2
PR
WP
V
DD
16
CS
RDY
CLK
SDI
W2
B2
B1
W1
ADN2850BCP
碎片 规模
PACKAGE
15 14 13
12
11
10
9
8765
SDO
4
3
2
1
adn2850bcp 管脚 函数 描述
管脚
非. Mnemonic 描述
1S 串行 数据 输出 管脚. 打开-流 输出
需要 外部 拉-向上 电阻. cmd_9 和
Cmd_10 活动 这 sdo 输出. 看
操作指南 运作 真实 表格 (表格 ii).
其它 commands 变换 输出 这 先前
承载 sdi 位 模式 delayed 用 24 时钟
脉冲. 这个 准许daisy-chain 运作 的
多样的 包装.
2GND 地面 管脚, 逻辑 地面 涉及
3V
SS
负的 供应. 连接 至 零 伏特 为
单独的-供应 产品.
4V
1
log 输出 电压 1 发生 从 内部的
二极管 配置 晶体管
5W1Wiper 终端 的 rdac1 地址
(rdac1) = 0
H
.
6B1B终端 的 rdac1
7B2B终端 的 rdac2
8W2Wiper 终端 的 rdac2. 地址
(rdac2) = 1
H
.
9V
2
log 输出 电压 2 发生 从 内部的
二极管 配置 晶体管
10 V
DD
积极的 电源 供应 管脚
11
WP
写 保护 管脚. 当 起作用的 低,
WP
阻止 任何 改变 至 这 呈现 寄存器
内容, 除了
PR
和 cmd_1 和 cmd_8
将 refresh 这 rdac 寄存器 从 eemem.
execute 一个 nop 操作指南 在之前 returning
WP
高.
12
PR
硬件 override preset 管脚. refreshes 这
scratch 垫子 寄存器 和 电流 内容 的
这 eemem 寄存器. 工厂 default 负载
midscale 512
10
直到 eemem 承载 和
一个 新 值 用 这 用户 (
PR
是 使活动 在
这 逻辑 高 转变).
13
CS
串行 寄存器 碎片 选择 起作用的 低.
串行 寄存器 运作 takes 放置 当
CS
returns 至 逻辑 高.
14 RDY 准备好. 起作用的 高 打开-流 输出. identifies
completion 的 commands 2, 3, 8, 9, 10, 和
PR
.
15 CLK 串行 输入 寄存器 时钟 管脚. shifts 在
一个 位 在 一个 时间 在 积极的 时钟 edges.
16 SDI 串行 数据 输入 管脚. shifts 在 一个 位 在 一个 时间
在 积极的 时钟 clk edges. msb 承载 第一.
顶 视图
(不 至 规模)
1
2
3
4
5
6
7
8
SDI
SDO
V
1
V
SS
W1
ADN2850BRU
CLK
B1
16
15
14
13
12
11
10
9
CS
PR
WP
V
DD
V
2
W2
B2
RDY
adn2850bru 管脚 函数 描述
管脚
非. Mnemonic 描述
1 CLK 串行 输入 寄存器 时钟 管脚. shifts 在
一个 位 在 一个 时间 在 积极的 时钟 edges.
2 SDI 串行 数据 输入 管脚. shifts 在 一个 位 在
一个 时间 在 积极的 时钟 clk edges.
MSB 承载 第一.
3S 串行 数据 输出 管脚. 打开-流 输出 放
需要 外部 拉-向上 电阻. cmd_9
和 cmd_10 活动 这 sdo 输出. 看
操作指南 运作 真实 表格 (表格 ii).
其它 commands 变换 输出 这 先前
承载 sdi 位 模式 delayed 用 24 时钟
脉冲. 这个 准许 daisy-chain 运作 的
多样的 包装.
4GND 地面 管脚, 逻辑 地面 涉及
5V
SS
负的 供应. 连接 至 零 伏特 为
单独的-供应 产品.
6V
1
log 输出 电压 1 发生 从 内部的
二极管 配置 晶体管
7W1Wiper 终端 的 rdac1. 地址
(rdac1) = 0
H
.
8B1B终端 的 rdac1
9B2B终端 的 rdac2
10 W2 wiper 终端 的 rdac2. 地址
(rdac2) = 1
H
.
11 V
2
log 输出 电压 2 发生 从 内部的
二极管 配置 晶体管
12 V
DD
积极的 电源 供应 管脚
13
WP
写 保护 管脚. 当 起作用的 低,
WP
阻止
任何 改变 至 这 呈现 内容除了
PR
和 cmd_1 和cmd_8将 refresh 这
rdac 寄存器 从 eemem.execute 一个 nop
操作指南 在之前 returning 至
WP
高.
14
PR
硬件 override preset 管脚. refreshes 这
scratch 垫子 寄存器 和 电流 内容 的
这 eemem 寄存器. 工厂 default 负载
midscale 512
10
直到 eemem 承载 和 一个
新 值 用 这 用户 (
PR
是 使活动 在 这
逻辑 高转变).
15
CS
串行 寄存器 碎片 选择 起作用的 低. 串行
寄存器 运作 takes 放置 当
CS
returns
至 逻辑 高.
16 RDY 准备好. 起作用的 高 打开-流 输出. identifies
completion 的 commands 2, 3, 8, 9, 10, 和
PR
.
管脚 配置
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com