5
idt72v263/273/283/293/103/113 3.3v 高 密度supersync ii
TM
narrow 总线 先进先出
8k x 18, 16k x 9/18, 32k x 9/18, 64k x 9/18, 128k x 9/18, 256k x 9/18, 512k x9
商业的 和 工业的
温度 范围
idt72v223/233/243/253/263/273/283/293 3.3v 高 密度 supersync ii
TM
narrow 总线 先进先出
512 x 18, 1k x 9/18, 2k x 9/18, 4k x 9/18, 8k x 9/18, 16k x 9/18, 32k x 9/18, 64k x 9/18, 128k x 9
至-高 转变 的 wclk. similarly, 这
PAF
是 asserted 低 在 这 低-
至-高 转变 的 wclk 和
PAF
是 重置 至 高 在 这 低-至-高
转变 的 rclk.
如果 同步的
PAE
/
PAF
配置 是 选择 , 这
PAE
是 asserted
和 updated 在 这 rising 边缘 的 rclk 仅有的 和 不 wclk. similarly,
PAF
是 asserted 和 updated 在 这 rising 边缘 的 wclk 仅有的 和 不 rclk. 这
模式 desired 是 配置 在 主控 重置 用 这 状态 的 这 可编程序的
标记 模式 (pfm) 管脚.
这 retransmit 函数 准许 数据 至 是 reread 从 这 先进先出 更多
比 once. 一个 低 在 这
RT
输入 在 一个 rising rclk 边缘 initiates 一个
retransmit 运作 用 设置 这 读 pointer 至 这 第一 location 的 这 记忆
排列. 一个 零-latency retransmit 定时 模式 能 是 选择 使用 这
retransmit 定时 模式 管脚 (rm). 在 主控 重置, 一个 低 在 rm 将 选择
零-latency retransmit. 一个 高 在 rm 在 主控 重置 将 选择 正常的
latency.
如果 零-latency retransmit 运作 是 选择 这 第一 数据 文字 至 是
retransmitted 将 是 放置 在 这 输出 寄存器 和 遵守 至 这 一样
rclk 边缘 那 initiated 这 retransmit 为基础 在 rt 正在 低.
谈及 至 图示 11 和 12 为
retransmit 定时
和 正常的 latency. 谈及
至 图示 13 和 14 为
retransmit 定时
和 零-latency.
一个 big-endian/little-endian 数据 文字 format 是 提供. 这个 函数 是
有用的 当 数据 是 写 在 这 先进先出 在 长 文字 format (x18) 和 读
输出 的 这 先进先出 在 小 文字 (x9) format. 如果 big-endian 模式 是 选择, 然后
这 大多数 重大的 字节 (文字) 的 这 长 文字 写 在 这 先进先出 将 是 读
IW OW 写 端口 宽度 读 端口 宽度
L L x18 x18
L H x18 x9
H L x9 x18
H H x9 x9
表格 1 — 总线-相一致 配置 模式
输出 的 这 先进先出 第一, followed 用 这 least 重大的 字节. 如果 little-endian format
是 选择, 然后 这 least 重大的 字节 的 这 长 文字 写 在 这 先进先出
将 是 读 输出 第一, followed 用 这 大多数 重大的 字节. 这 模式 desired 是
配置 在 主控 重置 用 这 状态 的 这 big-endian (
是
) 管脚.
这 interspersed/非-interspersed parity (ip) 位 函数 准许 这 用户
至 选择 这 parity 位 在 这 文字 承载 在 这 并行的 端口 (d
0
-d
n
) 当
程序编制 这 标记 补偿. 如果 interspersed parity 模式 是 选择, 然后 这
先进先出 将 假设 那 这 parity 位 是 located 在 位 位置 d
8
在 这 并行的
程序编制 的 这 标记 补偿. 如果 非-interspersed parity 模式 是 选择, 然后
D
8
是 assumed 至 是 一个 有效的 位 和 d
16
和 d
17
是 ignored. ip 模式 是 选择
在 主控 重置 用 这 状态 的 这 ip 输入 管脚. 这个 模式 是 相关的 仅有的
当 这 输入 宽度 是 设置 至 x18 模式. interspersed parity 控制 仅有的 有
一个 效应 在 并行的 程序编制 的 这 补偿 寄存器. 它 做 不 效应 这
数据 写 至 和 读 从 这 先进先出.
一个 jtag 测试 端口 是 提供, here 这 先进先出 有 全部地 函数的 boundary
scan 特性, 一致的 和 ieee 1149.1 标准 测试 进入 端口 和
boundary scan architecture.
如果, 在 任何 时间, 这 先进先出 是 不 actively performing 一个 运作, 这 碎片 将
automatically 电源 向下. once 在 这 电源 向下 状态, 这 备用物品 供应
电流 消耗量 是 使减少到最低限度. 初始的 任何 运作 (用 activating 控制
输入) 将 立即 引领 这 设备 输出 的 这 电源 向下 状态.
这 idt72v223/72v233/72v243/72v253/72v263/72v273/72v283/
72v293 是 fabricated 使用 idt’s 高 速 submicron cmos 技术.
: 点此下载
