6
商业的 和 工业的
温度 范围
idt72v223/233/243/253/263/273/283/293 3.3v 高 密度 supersync ii
TM
narrow 总线 先进先出
512 x 18, 1k x 9/18, 2k x 9/18, 4k x 9/18, 8k x 9/18, 16k x 9/18, 32k x 9/18, 64k x 9/18, 128k x 9
管脚 描述 (tqfp &放大; bga 包装)
便条:
1. 输入 应当 不 改变 状态 之后 主控 重置.
标识 名字 i/o 描述
是
(1)
*big-endian/ I 在 主控 重置, 一个 低 在
是
将 选择 big-endian 运作. 一个 高 在
是
在 主控 重置 将
little-endian 选择 little-endian format.
D
0
–D
17
数据 输入 I 数据 输入 为 一个 18- 或者 9-位 总线. 当 在 18-位 mode, d
0
–D
17
是 使用. 当 在 9-位 模式, d
0
–D
8
是 使用
和 这 unused 输入, d
9
–D
17,
应当 是 系 低.
EF
/
或者
empty 标记/ O 在 这idt 标准 模式, 这
EF
函数 是 选择.
EF
indicates whether 或者 不 这 先进先出 记忆 是 empty. 在
输出 准备好 fwft 模式, 这
或者
函数 是 选择.
或者
indicates whether 或者 不 那里 是 有效的 数据 有 在 这 输出.
FF
/
IR
全部 标记/ O 在 这 idt 标准 模式, 这
FF
函数 是 选择.
FF
indicates whether 或者 不 这 先进先出 记忆 是 全部. 在 这
输入 准备好 fwft 模式, 这
IR
函数 是 选择.
IR
indicates whether 或者 不 那里 是 空间 有 为 writing 至 这 先进先出
记忆.
FSEL0
(1)
标记 选择 位 0 I 在 主控 重置, 这个 输入 along 和 fsel1 和 这
LD
管脚, 将 选择 这 default 补偿 值 为 这
可编程序的 flags
PAE
和
PAF
. 那里 是 向上 至 第八 可能 settings 有.
FSEL1
(1)
标记 选择 位 1 I 在 主控 重置, 这个 输入 along 和 fsel0 和 这
LD
管脚 将 选择 这 default 补偿 值 为 这
可编程序的 flags
PAE
和
PAF
. 那里 是 向上 至 第八 可能 settings 有.
fwft/si 第一 文字 下降 I 在 主控 重置, 选择 第一 文字 下降 通过 或者 idt 标准 模式. 之后 主控 重置, 这个 管脚功能
通过/串行在 作 一个 串行 输入 为 加载 补偿 寄存器.
HF
half-全部 标记 O
HF
indicates whether 这 先进先出 记忆 是 更多 或者 较少 比 half-全部.
IP
(1)
interspersed parity I 在 主控 重置, 一个 低 在 ip 将 选择 非-interspersed parity 模式. 一个 高 将 选择 interspersed
parity 模式. interspersed parity 控制 仅有的 有 一个 效应 在 并行的 程序编制 的 这 补偿 寄存器. 它
做 不 效应 这 数据 写 至 和 读 从 这 先进先出.
IW
(1)
输入 宽度 I 这个 管脚 选择 这 总线 宽度 的 这 写 端口. 在 主控 重置, 当 iw 是 低, 这 写 端口 将 是
配置 和 一个 x18 总线 宽度. 如果 iw 是 高, 这 写 端口 将 是 一个 x9 总线 宽度.
LD
加载 I 这个 是 一个 双 目的 管脚.在 主控 重置, 这 状态 的 这
LD
输入, along 和 fsel0 和 fsel1, 确定
一个 的 第八 default 补偿 值 为 这
PAE
和
PAF
flags, along 和 这 方法 用 这个 这些 补偿 寄存器 能
是 编写程序, 并行的 或者 串行 (看 表格 2). 之后 主控 重置, 这个 管脚 使能 writing 至 和 读 从 这
补偿 寄存器.
MRS
主控 重置 I
MRS
initializes 这 读 和 写 pointers 至 零 和 sets 这 输出 寄存器 至 所有 zeroes. 在 主控 重置, 这
先进先出 是 配置 为 也 fwft 或者 idt 标准 模式, 总线-相一致 配置, 一个 的 第八 可编程序的
标记 default settings, 串行 或者 并行的 程序编制 的 这 补偿 settings, big-endian/little-endian format, 零 latency
定时 模式, interspersed parity, 和 同步的 相比 异步的 可编程序的 标记 定时 模式.
OE
输出 使能 I
OE
控制 这 输出 阻抗 的 q
n.
OW
(1)
输出 宽度 I 这个管脚 选择 这 总线 宽度 的 这 读 端口. 在 主控 重置, 当 ow 是 低, 这 读 端口 将是 config-
ured 和 一个 x18 总线 宽度. 如果 ow 是 高, 这 读 端口 将 是 一个 x9 总线 宽度.
PAE
可编程序的 O
PAE
变得 低 如果 这 号码 的 words 在 这 先进先出 记忆 是 较少 比 补偿 n, 这个 是 贮存 在 这 empty 补偿
almost-empty 标记 寄存器.
PAE
变得 高 如果 这 号码 的 words 在 这 先进先出 记忆 是 更好 比 或者 equal 至 补偿 n.
PAF
可编程序的 O
PAF
变得 高 如果 这 号码 的 自由 locations 在 这 先进先出 记忆 是 更多 比 补偿 m, 这个 是 贮存 在 这
almost-全部 标记 全部 补偿 寄存器.
PAF
变得 低 如果 这 号码 的 自由 locations 在 这 先进先出 记忆 是 较少 比 或者 equal 至 m.
PFM
(1)
可编程序的 I 在 主控 重置, 一个 低 在 pfm 将 选择 异步的 可编程序的 标记 定时 模式. 一个 高 在 pfm
标记模式 将 选择 同步的可编程序的 标记 定时 模式.
PRS
partial 重置 I
PRS
initializes 这 读 和 写 pointers 至 零 和 sets 这 输出 寄存器 至 所有 zeroes. 在 partial 重置,
这 存在 模式 (idt 或者 fwft), 程序编制 方法 (串行 或者 并行的), 和 可编程序的 标记 settings 是
所有 retained.
Q
0
–Q
17
数据 输出 O 数据 输出 为 一个 18- 或者 9-位 总线. 当 在 18-位 mode, q
0
–Q
17
是 使用 和 当 在 9-位 模式, q
0
–Q
8
是
使用, 和 这 unused 输出, q
9
-q
17
应当 不 是 连接. 输出 是 不 5v tolerant regardless 的 这
状态 的
OE
.
REN
读 使能 I
REN
使能 rclk 为 读 数据 从 这 先进先出 记忆 和 补偿 寄存器.
rclk/ 读 时钟/ I 如果 同步的 运作 的 这 读 端口 有 被 选择, 当 使能 用
REN
, 这 rising 边缘 的 rclk
RD 读 strobe 读 数据 从 这 先进先出 记忆 和 补偿 从 这 可编程序的 寄存器. 如果
LD
是 低, 这 值 承载
在 这 补偿 寄存器 是 输出 在 一个 rising 边缘 的 rclk. 如果 异步的 运作 的 这 读 端口 有 被
选择, 一个 rising 边缘 在 rd 读 数据 从 这 先进先出 在 一个 异步的 manner.
REN
应当 是 系 低.
异步的 运作 的 这 rclk/rd 输入 是 仅有的 有 在 这 bga 包装.
: 点此下载
