AI00877C
地址
获得
a5-a12
(页 地址)
X DECODE
ATD &放大; 控制 逻辑
64K 排列
地址
获得
a0-a4
Y DECODE
V
PP
GEN 重置
SENSE 和 数据 获得
i/o 缓存区
RB E G W
页
加载
计时器 状态
TOGGLE 位
数据 POLLING
dq0-dq7
图示 3. 块 图解
微控制器 控制 接口
这 M28C64C 提供 二 写 运作 状态
位和 一个状态管脚 那能 是 使用至 降低
这 系统 写 循环. 这些 信号 是 有
在 这 i/o 端口 位 DQ7 或者 DQ6 的 这 记忆
在 程序编制 循环 仅有的,或者 作这 RB 信号
在 一个 独立的 管脚.
DQ7 DQ6 DQ5 DQ4 DQ3 DQ2 DQ1 DQ0
DP TB PLTS hi-z hi-z hi-z hi-z hi-z
图示 4. 状态 位 分派
DP = 数据 Polling
TB = Toggle 位
PLTS = 页 加载 计时器 状态
数据 Polling 位 (dq7).
在 这 内部的 写
循环, 任何 attempt 至 读 这 last 字节 写 将
生产 在 DQ7 这 complementary 值 of 这
先前 latched 位. Once 这 写 循环 是 f在-
ished 这 真实 逻辑 值 呈现 在 DQ7 在 这
读 循环.
Toggle 位 (dq6).
这 M28C64C 提供 另一
方法 为 determining 当 这 内部的 写 循环
是 完成.在这 内部的擦掉/写循环,
DQ6 将 toggle 从 ”0” 至 ”1” 和 ”1” to ”0” (这
第一 读 值 是 ”0”) on subsequent attempts 至
读 任何 地址在 这 记忆.当 这 内部的
循环 是 完成 这 toggling 将 停止 和 这
设备 将 是 accessible 为 一个 新 读 或者 写
运作.
页 加载 计时器 状态 位 (dq5)
. 在 这 页
写 模式 数据 将 是 latched 用 E 或者 W 向上 至
100
µ
s 之后 这 previous 字节. 向上 至 32 字节 将
是 输入. 这 数据 输出 (dq5) indicates 这
状态 的 这 内部的 页 加载 计时器. DQ5 将
是 读 用 asserting 输出 使能 低 (t
PLTS
).
DQ5 低 indicates 这 计时器 是 运动, 高
indicates 时间-输出 之后 这个 这 写 循环 将
开始 和 非 新 数据 将 是 输入.
准备好/busy 管脚.
这 RB 管脚 提供 一个 信号 在
它的 打开 dra在 output 这个 是 低 在 这
擦掉/写 循环, 但是 这个 是 released 一个t 这
completion 的 这 程序编制 循环.
4/15
m28c64c, M28C64X
: 点此下载
