8
idt72v201/72v211/72v221/72v231/72v241/72v251 3.3v cmos syncfifo™
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 和 8,192 x 9
商业的 和 工业的
温度 范围
注释:
1. 支持 wen2/
LD
高 在 重置 将 制造 这 管脚 act 作 一个 第二 写 使能 管脚. 支持 wen2/
LD
低 在 重置 将 制造 这 管脚 act 作 一个 加载 使能 为 这 可编程序的
标记 补偿 寄存器.
2. 之后 重置, 这 输出 将 是 低 如果
OE
= 0 和 高-阻抗 如果
OE
= 1.
3. 这 clocks (rclk, wclk) 能 是 自由-运动 在 重置.
图示 4. 重置 定时
便条:
1. t
SKEW1
是 这 最小 时间 在 一个 rising rclk 边缘 和 一个 rising wclk 边缘 为
FF
至 改变 在 这 电流 时钟 循环. 如果 这 时间 在
这 rising 边缘 的 rclk 和 这 rising 边缘 的 wclk 是 较少 比 t
SKEW1
, 然后
FF
将 不 改变 状态 直到 这 next wclk 边缘.
图示 5. 写 循环 定时
t
RS
t
RSR
RS
REN1
,
REN2
t
RSF
t
RSF
OE
= 1
OE
= 0
(2)
EF
,
PAE
FF
,
PAF
Q
0
- q
8
4092 drw06
WEN1
(1)
t
RSS
t
RSF
t
RSR
t
RSS
t
RSR
t
RSS
wen2/
LD
t
DH
t
ENH
t
SKEW1
(1)
t
CLK
t
CLKH
t
CLKL
t
DS
t
ENS
t
WFF
t
WFF
WCLK
D
0
- d
8
WEN1
wen2/
(如果 适用)
FF
RCLK
REN1
,
REN2
非 运作
非 运作
4092 drw07
数据 在 有效的
t
ENH
t
ENS
: 点此下载
