5
idt72v201/72v211/72v221/72v231/72v241/72v251 3.3v cmos syncfifo™
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 和 8,192 x 9
商业的 和 工业的
温度 范围
LD WEN1
WCLK 选择
0 0 empty 补偿 (lsb)
empty 补偿 (msb)
全部 补偿 (lsb)
全部 补偿 (msb)
0 1 非 运作
1 0 写 在 先进先出
1 1 非 运作
图示 2. 写 补偿 寄存器
注释:
1. 为 这 目的 的 这个 表格, wen2 = v
IH
.
2. 这 一样 选择 sequence 应用 至 读 从 这 寄存器.
REN1
和
REN2
是 使能 和 读 是 执行 在 这 低-至-高 转变 的 rclk.
数据 在 (d0 - d8)
数据 输入 为 9-位 宽 数据.
重置 (rs)
重置 是 accomplished whenever 这 重置 (
RS
) 输入 是 带去 至 一个 低 状态.
在 重置, 两个都 内部的 读 和 写 pointers 是 设置 至 这 第一 location.
一个 重置 是 必需的 之后 电源-向上 在之前 一个 写 运作 能 引领 放置. 这
全部 标记 (
FF
) 和 可编程序的 almost-全部 标记 (
PAF
) 将 是 重置 至 高
之后 t
RSF
. 这 empty 标记 (
EF
) 和 可编程序的 almost-empty 标记 (
PAE
)
将 是 重置 至 低 之后 t
RSF
. 在 重置, 这 输出 寄存器 是 initialized 至
所有 zeros 和 这 补偿 寄存器 是 initialized 至 它们的 default 值.
写 时钟 (wclk)
一个 写 循环 是 initiated 在 这 低-至-高 转变 的 这 写 时钟
(wclk). 数据 建制 和 支撑 时间 必须 是 符合 在 遵守 至 这 低-至-高
转变 的 这 写 时钟 (wclk). 这 全部 标记 (ff) 和 可编程序的
almost-全部 标记 (paf) 是 同步 和 遵守 至 这 低-至-高
转变 的 这 写 时钟 (wclk).
这 写 和 读 clocks 能 是 异步的 或者 coincident.
写 使能 1 (
WEN1
)
如果 这 先进先出 是 配置 为 可编程序的 flags, 写 使能 1 (
WEN1
)
是 这 仅有的 使能 控制 管脚. 在 这个 配置, 当 写 使能 1 (
WEN1
)
是 低, 数据 能 是 承载 在 这 输入 寄存器 和 内存 排列 在 这 低-
至-高 转变 的 每 写 时钟 (wclk). 数据 是 贮存 在 这 内存 排列
sequentially 和 independently 的 任何 在-going 读 运作.
在 这个 配置, 当 写 使能 1 (
WEN1
) 是 高, 这 输入 寄存器
holds 这 previous 数据 和 非 新 数据 是 允许 至 是 承载 在 这 寄存器.
如果 这 先进先出 是 配置 至 有 二 写 使能, 这个 准许 为 depth
expansion, 那里 是 二 使能 控制 管脚. 看 写 使能 2 paragraph
在下 为 运作 在 这个 配置.
至 阻止 数据 overflow, 这 全部 标记 (
FF
) 将 go 低, inhibiting 更远
写 行动. 在之上 这 completion 的 一个 有效的 读 循环, 这 全部 标记 (
FF
)
将 go 高 之后 t
WFF
, 准许 一个 有效的 写 至 begin. 写 使能 1 (
WEN1
)
是 ignored 当 这 先进先出 是 全部.
读 时钟 (rclk)
数据 能 是 读 在 这 输出 在 这 低-至-高 转变 的 这 读
时钟 (rclk). 这 empty 标记 (
EF
) 和 可编程序的 almost-empty 标记
(
PAE
) 是 同步 和 遵守 至 这 低-至-高 转变 的 这 读
时钟 (rclk).
这 写 和 读 clocks 能 是 异步的 或者 coincident.
读 使能 (
REN1
,
REN2
)
当 两个都 读 使能 (
REN1
,
REN2
) 是 低, 数据 是 读 从 这
内存 排列 至 这 输出 寄存器 在 这 低-至-高 转变 的 这 读
时钟 (rclk).
当 也 读 使能 (
REN1
,
REN2
) 是 高, 这 输出 寄存器 holds
这 previous 数据 和 非 新 数据 是 允许 至 是 承载 在 这 寄存器.
当 所有 这 数据 有 被 读 从 这 先进先出, 这 empty 标记 (
EF
) 将 go
低, inhibiting 更远 读 行动. once 一个 有效的 写 运作 有 被
accomplished, 这 empty 标记 (
EF
) 将 go 高 之后 t
REF
和 一个 有效的 读 能
begin. 这 读 使能 (
REN1
,
REN2
) 是 ignored 当 这 先进先出 是 empty.
输出 使能 (
OE
)
当 输出 使能 (
OE
) 是 使能 (低), 这 并行的 输出 缓存区
receive 数据 从 这 输出 寄存器. 当 输出 使能 (
OE
) 是 无能
(高), 这 q 输出 数据 总线 是 在 一个 高-阻抗 状态.
写 使能 2/加载 (wen2/
LD
)
这个 是 一个 双-目的 管脚. 这 先进先出 是 配置 在 重置 至 有
可编程序的 flags 或者 至 有 二 写 使能, 这个 准许 depth expansion.
如果 写 使能 2/加载 (wen2/
LD
) 是 设置 高 在 重置 (
RS
= 低), 这个 管脚
运作 作 一个 第二 写 使能 管脚.
如果 这 先进先出 是 配置 至 有 二 写 使能, 当 写 使能
(
WEN1
) 是 低 和 写 使能 2/加载 (wen2/
LD
) 是 高, 数据 能 是
承载 在 这 输入 寄存器 和 内存 排列 在 这 低-至-高 转变
的 每 写 时钟 (wclk). 数据 是 贮存 在 这 内存 排列 sequentially 和
independently 的 任何 在-going 读 运作.
在 这个 配置, 当 写 使能 (
WEN1
) 是 高 和/或者 写
使能 2/加载 (wen2/
LD
) 是 低, 这 输入 寄存器 holds 这 previous 数据
和 非 新 数据 是 允许 至 是 承载 在 这 寄存器.
至 阻止 数据 overflow, 这 全部 标记 (
FF
) 将 go 低, inhibiting 更远
写 行动. 在之上 这 completion 的 一个 有效的 读 循环, 这 全部 标记 (
FF
)
将 go 高 之后 t
WFF
, 准许 一个 有效的 写 至 begin. 写 使能 1 (
WEN1
)
和 写 使能 2/加载 (wen2/
LD
) 是 ignored 当 这 先进先出 是 全部.
这 先进先出 是 配置 至 有 可编程序的 flags 当 这 写 使能
2/加载 (wen2/
LD
) 是 设置 低 在 重置 (
RS
= 低). 这 idt72v201/72v211/
72v221/72v231/72v241/72v251 设备 包含 四 8-位 补偿 寄存器
这个 能 是 承载 和 数据 在 这 输入, 或者 读 在 这 输出. 看 图示
3 为 详细信息 的 这 大小 的 这 寄存器 和 这 default 值.
如果 这 先进先出 是 配置 至 有 可编程序的 flags 当 这 写 使能
1 (
WEN1
) 和 写 使能 2/加载 (wen2/
LD
) 是 设置 低, 数据 在 这 输入
d 是 写 在 这 empty (least 重大的 位) 补偿 寄存器 在 这 第一 低-
至-高 转变 的 这 写 时钟 (wclk). 数据 是 写 在 这 empty (大多数
重大的 位) 补偿 寄存器 在 这 第二 低-至-高 转变 的 这 写
时钟 (wclk), 在 这 全部 (least 重大的 位) 补偿 寄存器 在 这 第三
转变, 和 在 这 全部 (大多数 重大的 位) 补偿 寄存器 在 这 fourth
转变. 这 fifth 转变 的 这 写 时钟 (wclk) 又一次 写 至 这 empty
(least 重大的 位) 补偿 寄存器.
不管怎样, writing 所有 补偿 寄存器 做 不 有 至 出现 在 一个 时间. 一个
或者 二 补偿 寄存器 能 是 写 和 然后 用 bringing 这 写 使能 2/
加载 (wen2/
LD
) 管脚 高, 这 先进先出 是 returned 至 正常的 读/写
运作. 当 这 写 使能 2/加载 (wen2/
LD
) 管脚 是 设置 低, 和 写
使能 1 (
WEN1
) 是 低, 这 next 补偿 寄存器 在 sequence 是 写.
这 内容 的 这 补偿 寄存器 能 是 读 在 这 输出 线条 当 这
写 使能 2/加载 (wen2/
LD
) 管脚 是 设置 低 和 两个都 读 使能 (
REN1
,
REN2
) 是 设置 低. 数据 能 是 读 在 这 低-至-高 转变 的 这
读 时钟 (rclk).
一个 读 和 写 应当 不 是 执行 同时发生地 至 这 补偿
寄存器.