4
idt72v201/72v211/72v221/72v231/72v241/72v251 3.3v cmos syncfifo™
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 和 8,192 x 9
商业的 和 工业的
温度 范围
*includes jig 和 scope capacitances.
在 脉冲波 水平 地 至 3.0v
输入 上升/下降 时间 3ns
输入 定时 涉及 水平 1.5v
输出 涉及 水平 1.5v
输出 加载 看 图示 1
或者 相等的 电路
图示 1. 输出 加载
(商业的: v
CC
= 3.3±0.3v, ta = 0
°
c 至 + 70
°
c;工业的: v
CC
= 3.3±0.3v, ta = -40
°
c 至 + 85
°
c)
注释:
1. 脉冲波 widths 较少 比 最小 值 是 不 允许.
2. 工业的 温度 范围 是 有 用 特定的 顺序 为 速 grades faster 比 15ns.
3. 值 有保证的 用 设计, 不 目前 测试.
商业的 com'l &放大; ind'l
(2)
商业的
IDT72V201L10 IDT72V201L15 IDT72V201L20
IDT72V211L10 IDT72V211L15 IDT72V211L20
IDT72V221L10 IDT72V221L15 IDT72V221L20
IDT72V231L10 IDT72V231L15 IDT72V231L20
IDT72V241L10 IDT72V241L15 IDT72V241L20
IDT72V251L10 IDT72V251L15 IDT72V251L20
标识 参数 最小值 最大值 最小值 最大值 最小值 最大值 单位
f
S
时钟 循环 频率 — 100 — 66.7 — 50 MHz
t
一个
数据 进入 时间 2 6.5 2 10 2 12 ns
t
CLK
时钟 循环 时间 10 — 15 — 20 — ns
t
CLKH
时钟 高 时间 4.5 — 6 — 8 — ns
t
CLKL
时钟 低 时间 4.5 — 6 — 8 — ns
t
DS
数据 建制 时间 3 — 4 — 5 — ns
t
DH
数据 支撑 时间 0.5 — 1 — 1 — ns
t
ENS
使能 建制 时间 3 — 4 — 5 — ns
t
ENH
使能 支撑 时间 0.5 — 1 — 1 — ns
t
RS
重置 脉冲波 宽度
(1)
10 — 15 — 20 — ns
t
RSS
重置 建制 时间 8 — 10 — 12 — ns
t
RSR
重置 恢复 时间 8 — 10 — 12 — ns
t
RSF
重置 至 标记 和 输出 时间 — 10 — 15 — 20 ns
t
OLZ
输出 使能 至 输出 在 低-z
(3)
0—0 —0— ns
t
OE
输出 使能 至 输出 有效的 3 — 3 8 3 10 ns
t
OHZ
输出 使能 至 输出 在 高-z
(3)
3—3 8 310 ns
t
WFF
写 时钟 至 全部 标记 — 6.5 — 10 — 12 ns
t
REF
读 时钟 至 empty 标记 — 6.5 — 10 — 12 ns
t
AF
写 时钟 至 almost-全部 标记 — 6.5 — 10 — 12 ns
t
AE
读 时钟 至 almost-empty 标记 — 6.5 — 10 — 12 ns
t
SKEW1
skew 时间 在 读 时钟 &放大; 写 5 — 6 — 8 — ns
时钟 为 empty 标记 &放大;全部 标记
t
SKEW2
skew 时间 在 读 时钟 &放大; 写 14 — 18 — 20 — ns
时钟 为 almost-empty 标记 &放大;
almost-全部 标记
30pF*
d.u.t.
4092 drw03
3.3v
330
Ω
510
Ω