整体的 设备 技术, 公司
商业的 温度 范围 8月 1996
1996 整体的 设备 技术, 公司
dsc-3067/3
14.3
IDT71216
CLK 系统 时钟 输入
TAH
TA
强迫 高 输入
TAOE TA
输出 使能 输入
TAIN
额外的
TA
输入 输入
TA
转移 acknowledge 输出
TAG
0
– tag
11
tag 数据 输入/输出 i/o
VLD
输出
/ s
1OUT
有效的 位 / s
1
位 输出 输出
DTY
输出
/ s
2OUT
dirty 位 / s
2
位 输出 输出
WT
输出
/ s
3OUT
写 通过 位 / s
3
位 输出 输出
相一致 相一致 输出
V
CC
+5v 电源 Pwr
V
CCQ
输出 缓存区 电源 QPwr
V
SS
地面 地
3067 tbl 01
管脚 描述
一个
0
– 一个
13
地址 输入 输入
CS1
, cs2 碎片 选择 输入
WET
写 使能 - tag 位 输入
WES
写 使能 - 状态 位 输入
OET
输出 使能 - tag 位 输入
OES
输出 使能 - 状态 位 输入
重置
状态 位 重置 输入
PWRDN
powerdown 模式 控制 管脚 输入
SFUNC 状态 位 函数 控制 管脚 输入
TT1 读/写 输入 从 处理器 输入
VLD
在
/ s
1IN
有效的 位 / s
1
位 输入 输入
DTY
在
/ s
2IN
dirty 位 / s
2
位 输入 输入
WT
在
/ s
3IN
写 通过 位 / s
3
位 输入 输入
特性:
• 16k x 15 配置
– 12 tag 位
– 3 独立的 i/o 状态 位 (有效的, dirty, 写 通过)
• 相一致 输出 使用 有效的 位 至 qualify 相一致 输出
• 高-速 地址-至-相一致 comparison 时间
– 8/9/10/12ns 在 商业的 温度 范围
•
TA
电路系统 包含 inside 这 cache-tag 为 最高的
速 运作
• 异步的 读/相一致 运作 和 同步的
写 和 重置 运作
• 独立的
我们
为 这 tag 位 和 这 状态 位
• 独立的
OE
为 这 tag 位, 这 状态 位, 和
TA
• 同步的
重置
管脚 为 invalidation 的 所有 tag entries
• 双 碎片 选择 为 容易 depth expansion 和 非
效能 degredation
• i/o 管脚 两个都 5v ttl 和 3.3v lvttl 兼容 和
V
CCQ
管脚
•
PWRDN
管脚 至 放置 设备 在 低-电源 模式
• packaged 在 一个 80-管脚 薄的 塑料 四方形 flat 包装
(tqfp)
描述:
这 idt71216 是 一个 245,760-位 cache tag staticram,
有组织的 16k x 15 和 设计 至 支持 powerpc 和
其它 risc processors 在 总线 speeds 向上 至 66mhz. 那里 是
twelve 一般 i/o tag 位, 和 这 remaining 三 位
使用 作 状态 位. 一个 12-位 比较器 是 在-碎片 至 准许 快
comparison 的 这 twelve 贮存 tag 位 和 这 电流 tag
输入 数据. 一个 起作用的 高 相一致 输出 是 发生 当
这些 二 groups 的 数据 是 这 一样 为 一个 给 地址.
这个 高-速 相一致 信号, 和 t
ADM
作 快 作 8ns,
提供 这 fastest 可能 enabling 的 secondary cache
accesses.
这 三 独立的 i/o 状态 位 (vld, dty, 和 wt) 能
是 配置 为 也 专心致志的 或者 generic 符合实际,
取决于 在 这 sfunc 输入 管脚. 和 sfunc 低, 这
状态 位 是 定义 和 使用 内部 用 这 设备,
准许 easier determination 的 这 validity 和 使用 的 这
给 tag 数据. sfunc 高 releases 这 定义 内部的
状态 位 用法 和 控制, 准许 这 用户 至 配置 这
状态 位 信息 至 合适 his 系统 needs. 一个 同步的
重置
管脚, 当 使保持 低 在 一个 rising 时钟 边缘, 将 重置
所有 状态 位 在 这 排列 为 容易 invalidation 的 所有 tag
地址.
这 idt71216 也 提供 这 选项 为 转移 交流-
知识 (
TA
) 一代 在里面 这 cache tag 它自己, 为基础
在之上 相一致, vld 位, wt 位, 和 外部 输入 提供
用 这 用户. 这个 能 significantly 使简化 cache 控制
逻辑 和 降低 cache decision 时间. 相一致 和 读
行动 是 两个都 异步的 在 顺序 至 提供 这
fastest 进入 时间 可能, 当 写 行动 是
同步的 为 使容易 的 系统 定时.
这 idt71216 使用 一个 5v 电源 供应 在 vcc, 和
独立的 v
CCQ
管脚 提供 为 这 输出 至 提供 compli-
ance 和 两个都 5.0v ttl 和 3.3v lvttl 逻辑 水平. 这
PWRDN
管脚 提供 一个 低-电源 备用物品 模式 至 减少
电源 消耗量 用 90%, 供应 重大的 系统
电源 savings.
这 idt71216 是 fabricated 使用 idt's 高-效能,
高-可靠性 bicmos 技术 和 是 offered 在 一个 空间-
节省 80-管脚 薄的 塑料 四方形 flat 包装 (tqfp) 包装.
1
bicmos staticram
240k (16k x 15-位)
cache-tag 内存
为 powerpc
和 risc processors
这 idt 标志 是 一个 注册 商标 和 cacheram 是 一个 商标 的 整体的 设备 技术, 公司
powerpc 是 一个 商标 的 国际的 业务 machines, 公司
: 点此下载
