9
µ
PD75P116
1.3 管脚 输入/输出 电路
这 输入/输出 电路 的 各自 管脚 的 这
µ
pd75p116 是 显示 用 在 abbreviated 表格.
p-ch
V
DD
IN
n-ch
IN
p-ch
V
DD
OUT
n-ch
data
output
disable
在/out
data
output
disable
类型 d
Type
A
在/out
data
output
disable
类型 d
在/out
n-ch
(+12 v
承受
电压)
data
output
disable
middle-高 电压 输入 buffer
(+12 v 承受 电压)
IN
Comparator
V
REF
(门槛 电压)
+
–
类型 a
类型 b
输入/输出 电路 制造 向上 至 一个 类型 d 推-拉 输出
和 类型 b 施密特-triggered 输入.
施密特-triggered 输入 和 hysteresis characteristic
类型 d
推-拉 输出 和 高 阻抗 输出 capability
(p-ch 和 n-ch 两个都 止)
类型 e
这个 是 一个 输入/输出 电路 制造 向上 的 一个 类型 d
推-拉 输出 和 类型 一个 输入 缓存区.
类型 f
类型 m-a
类型 n
cmos 规格 输入 buffer
类型 b
: 点此下载
