AD9501
rev. 一个
–7–
ramp charging 电流 和 dac 全部-规模 电流 是 slaved
一起 在 这 ad9501 至 降低 延迟 逐渐变化 在 tempera-
ture. 至 preserve 这 单位’s 低 逐渐变化 效能, 两个都 r
设置
和 c
EXT
应当 有 低 温度 coefficients. 电阻器
这个 是 使用 应当 是 1% metal 影片 类型.
这 编写程序 延迟 (t
D
) 是 设置 用 这 dac 输入, d
0
–D
7
.
图表 1. rc 值 vs. 全部-规模 延迟 范围 (t
DFS
)
这 最小 延迟 通过 这 ad9501 corresponds 至 一个
输入 代号 的 00
H
, 和 ff
H
给 这 全部-规模 延迟. 任何
编写程序 延迟 能 是 近似 用:
t
D
=
(
DAC 代号
/256)
×
t
DFS
总的 延迟 通过 这 ad9501 为 任何 给 dac 代号 是
equal 至:
t
总的
=
t
D
+
t
PD
作 显示 在 这 块 图解, ttl/cmos latches 是
包含 至 store 这 数字的 延迟 数据. 数据 是 latched 当
获得 是 高. 当 获得 是 低, 这 latches 是
transparent, 和 这 dac 将 attempt 至 follow 任何 改变 在
输入 d
0
–D
7
.
这 系统 定时 图解, 图示 3, 显示 这 定时
relationship 在 这 输入 数据 和 这 获得. 这 dac
安排好 时间 (t
LD
) 是 大概 30 ns. 之后 这 数字的
(编写程序 延迟) 数据 是 updated, 一个 最小 30 ns 必须
elapse 在 这 时间 获得 变得 高 和 这 arrival 的 一个
触发 脉冲波 至 使确信 评估 脉冲波 延迟 精度.
当 重置 变得 高, 这 ramp 定时 电容 (c
EXT
+
8.5 pf) 是 释放. 这 重置 输入 是 水平的-敏感的, 和
overrides 这 触发 输入. 因此, 任何 触发 脉冲波
这个 occurs 当 重置 是 高 将 不 生产 一个 输出
脉冲波. 作 显示 在 这 系统 定时 图解, 图示 3, 这
next 触发 脉冲波 应当 不 出现 在之前 这 直线的 ramp
安排好 时间 (t
LRS
) 间隔 是 完成 至 使确信 评估 脉冲波
延迟 精度.
图示 3. ad9501 系统 定时
: 点此下载
