AD9501
rev. 一个
–8–
为 大多数 产品, 输出 能 是 系 至 重置. 这个
导致 这 输出 脉冲波 至 是 narrow (equal 至 这 重置
传播 延迟 t
RD
). alternatively, 一个 外部 脉冲波 能 是
应用 至 重置. 至 使确信 一个 有效的 输出 脉冲波, 不管怎样, 这
延迟 在 触发 和 重置 应当 是 equal 至 或者
更好 比 这 总的 延迟 的 t
PD
+ t
D
illustrated 在 这 内部的
定时 图解 图示 1.
作 显示 在 那 图示, 这 电容 电压 discharges 非常
迅速 和 包含 一个 小 数量 的 越过 和 ringing.
评估 定时 延迟 将 不 是 认识到 除非 subsequent 触发
events 是 delayed 直到 之后 这 直线的 ramp settles 至 它的 重置
电压 值.
这 值 为 这 各种各样的 延迟 increments 在 这 规格
表格 是 为基础 在 一个 全部-规模 延迟 范围 的 100 ns 和
输出 系 至 重置 (自-resetting 运作).
当 全部-规模 延迟 范围 是 设置 为 间隔 shorter 比
100 ns, 这 比率 的 改变 的 这 直线的 ramp 是 增加. 这个
faster 比率 意思 这 最大 触发 比率 显示 在 这
规格 表格 是 增加 因为 这 ramp 发生器
延迟 和, consequently, 最小 传播 延迟 t
PD
变为 小.
直线的 ramp 安排好 时间 t
LRS
也 变为 shorter 作 全部-
规模 延迟 范围 是 decreased. 最小 延迟 为 各种各样的
全部-规模 延迟 范围 值 是 显示 在 图示 2.
产品
这 ad9501 是 有用的 在 一个 宽 多样性 的 精确 定时
产品 因为 的 它的 能力 至 延迟 ttl/ cmos 脉冲波
edges 用 increments 作 小 作 10 ps.
图示 4. ad9501 典型 电路 配置
在 图示 4, 这 ad9501 典型 电路 配置, 这
delayed 输出 是 系 后面的 至 这 重置 输入. 这个 将 pro-
duce 一个 narrow 输出 脉冲波 谁的 leading 边缘 是 delayed 用 一个
数量 均衡的 至 这 8-位 数字的 文字 贮存 在 这 在-
板 latches. 为 这 配置 显示, 这 输出 脉冲波
宽度 将 是 equal 至 这 重置 传播 延迟 (t
RD
). 如果
wider 脉冲 是 必需的, 一个 延迟 能 是 inserted 在
输出 和 重置. 如果 preferred, 一个 外部 脉冲波 能 是
使用 作 一个 重置 输入 至 控制 这 定时 的 这 下落 边缘
(和 consequently, 这 宽度) 的 这 delayed 输出.
多样的 信号 path deskewing
高 速 电子的 系统 和 并行的 信号 paths 需要
那 关闭 延迟 相一致 是 maintained. 如果 延迟 mismatch
(时间 skew) occurs, errors 能 出现 在 数据 转移. 为
这些 situations, 这 相一致 的 延迟 是 一般地 accom-
plished 用 carefully 相一致 含铅的 长度.
图示 5. 多样的 信号 path deskewing
: 点此下载
