AD9864
rev. 0 | 页 4 的 44
ad9864 规格
表格 1. vddi = vddf = vdda = vddc = vddl = vddh= 2.7 v 至 3.6 v, vddq = vddp = 2.7 v 至 5.5 v, f
CLK
= 18 msps,
f
如果
= 109.65 mhz, f
LO
= 107.4 mhz, f
REF
= 16.8 mhz, 除非 否则 指出. 标准运行 模式: vga 在 最小 attenuation
设置, synthesizers 在 正常的 (不 快 acquire) 模式, decimation 因素 = 900, 16-位 digital 输出, 和 10 pf 加载 在 ssi输出 管脚.
参数 温度 测试 水平的 最小值 典型值 最大值 单位
系统 动态 效能
1
ssb 噪音 图示 @ 最小 vga attenuation
2, 3
全部 IV 7.5 9.5 dB
@ 最大 vga attenuation
2,3
全部 IV 13 dB
动态 范围 和 agc 使能
2,3
全部 iv 91 95 db
如果 输入 clip 要点 @最大 vga attenuation
3
全部 IV –20 –19 dBm
@ 最小 vga attenuation
3
全部 iv –32 –31 dbm
输入 第三 顺序 intercept (iip3) 全部 IV –12 –7.0 dBm
增益 变化 在 温度 全部 IV 0.7 2 dB
lna + mixer
最大 rf 和 lo 频率 范围 全部 IV 300 500 MHz
lna 输入 阻抗 25°C V
370||1.4
Ω
||pF
mixer lo 输入 阻抗 25°C V
1
k
Ω
lo synthesizer
lo 输入 频率 全部 IV 7.75 300 MHz
lo 输入 振幅 全部 IV 0.3 2.0 v p-p
fref 频率 (为 sinusoidal 输入 仅有的) 全部 IV 8 25 MHz
fref 输入 振幅 全部 IV 0.3 3 v p-p
fref 回转 比率 全部 IV 7.5 v/µs
最小 承担 打气 电流 @ 5 v
4
全部 vi 0.67 毫安
最大 承担 打气 电流 @ 5 v
4
全部 vi 5.3 毫安
承担 打气 输出 遵从
5
全部 VI 0.4 vddp – 0.4 V
synthesizer 决议 全部 IV 6.25 kHz
时钟 synthesizer
clk 输入 频率 全部 IV 13 26 MHz
clk 输入 振幅 全部 IV 0.3 VDDC v p-p
最小 承担 打气 输出 电流
4
全部 vi 0.67 毫安
最大 承担 打气 输出 电流
4
全部 vi 5.3 毫安
承担 打气 输出 遵从
5
全部 VI 0.4 vddq – 0.4 V
synthesizer 决议 全部 VI 2.2 kHz
Σ- 模数转换器
决议 全部 iv 16 24 位
时钟 频率 (f
CLK
) 全部 iv 13 26 mhz
中心 频率 全部 V f
CLK
/8 MHz
通过-带宽 增益 变化 全部 IV 1.0 dB
alias attenuation 全部 IV 80 dB
增益 控制
可编程序的 增益 步伐 全部 V 16 dB
agc 增益 范围 全部 V 12 dB
gcp 输出 阻抗 全部 IV
50 72.5
95
k
Ω
1
这个 包含 0.9 db 丧失 的 相一致 网络.
2
agc 和 dvga 使能.
3
量过的 在 10 khz 带宽.
4
可编程序的 在 0.67 毫安 步伐.
5
电压 span 在 这个 lo (或者 clk) 承担 打气 输出 电流是 maintained 在里面 5% 的 名义上的 值 的 vddp/2 (或者 vddq/2).
: 点此下载
