AD9864
管脚 配置 和 functional 描述
管脚 1
IDENTIFIER
顶 视图
(不 至 规模)
AD9864
1
MXOP
36
GNDL
2
MXON
35
FREF
3
GNDF
34
GNDS
4
IF2N
33
SYNCB
5
IF2P
32
GNDH
6
VDDF
31
FS
7
GCP
30
DOUTB
8
GCN
29
DOUTA
9
VDDA
28
CLKOUT
10
GNDA
27
VDDH
11
VREFP
26
VDDD
12
VREFN
25
PE
48
VDDIRREF
13
LONCLKP
42
19
43
LOPGNDC
18
44
CXVLVDDC
17
45
GNDIGNDQ
16
46
CXIFIOUTC
15
47
IFINVDDQ
14
CXVMCLKN
41
20
VDDLGNDS
40
21
39
VDDPGNDD
22
38
IOUTLPC
23
37
GNDPPD
24
04319-0-002
图示 2. 48-含铅的 lfcsp, backside paddle 联系 是 连接 至 地面
表格 5. 管脚 函数 descriptions—48-含铅的 含铅的 框架 碎片 规模 包装 (lfcsp)
管脚 非. Mnemonic 描述
1 MXOP mixer 输出, 积极的
2 MXON mixer 输出, 负的
3 GNDF 地面 为 front 终止 的 模数转换器
4 IF2N 第二 如果 输入 (至 模数转换器), 负的
5 IF2P 第二 如果 输入 (至 模数转换器), 积极的
6 VDDF 积极的 供应 为 front 终止 的 模数转换器
7 gcp
过滤 电容 为 模数转换器 全部-规模
控制
8 GCN 全部-规模 控制 地面
9 VDDA 积极的 供应 为 模数转换器 后面的 终止
10 GNDA 地面 为 模数转换器 后面的 终止
11 VREFP 电压 涉及, 积极的
12 VREFN 电压 涉及, 负的
13 rref
涉及 电阻: 需要 100 k
Ω
至
GNDA
14 VDDQ 积极的 供应 为 时钟 synthesizer
15 IOUTC 时钟 synth 承担 打气 输出 电流
16 gndq
地面 为 时钟 synthesizer 承担
打气
17 VDDC 积极的 供应 为 时钟 synthesizer
18 GNDC 地面 为 时钟 synthesizer
19 clkp
抽样 时钟 输入/时钟 vco tank,
积极的
20 clkn
抽样 时钟 输入/时钟 vco tank,
负的
21 gnds 基质 地面
22 GNDD 地面 为 数字的 功能
23 PC 时钟 输入 为 spi 端口
24 PD 数据 i/o 为 spi 端口
25 PE 使能 输入 为 spi 端口
26 VDDD 积极的 供应 为 内部的 数字的
管脚 非. Mnemonic 描述
27 VDDH 积极的 供应 为 数字的 接口
28 CLKOUT 时钟 输出 为 ssi 端口
29 DOUTA 数据 输出 为 ssi 端口
30 doutb
数据 输出 为 ssi 端口 (inverted) 或者
spi 端口
31 FS 框架 同步 为 ssi 端口
32 GNDH 地面 为 数字的 接口
33 syncb
resets ssi 和 decimatorcounters;
起作用的 低
34 gnds 基质 地面
35 fref
涉及 频率 输入 为 两个都
Synthesizers
36 GNDL 地面 为 lo synthesizer
37 gndp
地面 为 lo synthesizer 承担
打气
38 ioutl
lo synthesizer 承担 打气 输出
电流
39 vddp
积极的 供应 为 lo synthesizer
承担 打气
40 VDDL postive 供应 为 lo synthesizer
41 cxvm
外部 过滤 电容; 直流 输出 的
LNA
42 lon
lo 输入 至 mixer 和 lo synthesizer,
负的
43 lop
lo 输入 至 mixer 和 lo synthesizer,
积极的
44 cxvl
外部 绕过 电容 为 lna
电源 供应
45 GNDI 地面 为 mixer 和 lna
46 cxif
外部 电容 为 mixer v-i
转换器 偏差
47 IFIN 第一 如果 输入 (至 lna)
48 VDDI 积极的 供应 为 lna 和 mixer
rev. 0 | 页 8 的 44