AD9864
rev. 0 | 页 6 的 44
数字的 规格
表格 2. vddi = vddf = vdda = vddc = vddl = vddh= 2.7 v 至 3.6 v, vddq = vddp = 2.7 v 至 5.5 v, f
CLK
= 18 msps,
f
如果
= 109.65 mhz, f
LO
= 107.4 mhz, f
REF
= 16.8 mhz, 除非 否则 指出. 标准运行 模式: vga 在 最小 attenuation
设置, synthesizers 在 正常的 (不 快 acquire) 模式, decimation 因素 = 900, 16-位 digital 输出, 和 10 pf 加载 在 ssi输出 管脚.
参数 温度 测试 水平的 最小值 典型值 最大值 单位
DECIMATOR
decimation 因素
1
全部 iv 48 960
通过-带宽 宽度 全部 V 50% f
CLKOUT
通过-带宽 增益 变化 全部 IV 1.2 dB
alias attenuation 全部 IV 88 dBm
spi-读 运作 (看 图示 30)
pc 时钟 频率 全部 IV 10 MHz
pc 时钟 时期 (t
CLK
) 全部 iv 100 ns
pc 时钟 高 (t
HI
) 全部 iv 45 ns
pc 时钟 低 (t
低
) 全部 iv 45 ns
pc 至 pd 建制 时间 (t
DS
) 全部 iv 2 ns
pc 至 pd 支撑 时间 (t
DH
) 全部 iv 2 ns
pe 至 pc 建制 时间 (t
S
) 全部 iv 5 ns
pc 至 pe 支撑 时间 (t
H
) 全部 iv 5 ns
spi-写 运作
2
(看 图示 29)
pc 时钟 频率 全部 IV 10 MHz
pc 时钟 时期 (t
CLK
) 全部 iv 100 ns
pc 时钟 高 (t
HI
) 全部 iv 45 ns
pc 时钟 低 (t
低
) 全部 iv 45 ns
pc 至 pd 建制 时间 (t
DS
) 全部 iv 2 ns
pc 至 pd 支撑 时间 (t
DH
) 全部 iv 2 ns
pc 至 pd (或者 doutb) 数据 有效的 时间 (t
DV
) 全部 iv 3 ns
pe 至 pd 输出 有效的 至 hi-z (t
EZ
) 全部 iv 8 ns
SSI
2
(看 图示 32)
clkout 频率 全部 IV 0.867 26 MHz
clkout 时期 (t
CLK
) 全部 iv 38.4 1153 ns
clkout 职责 循环 (t
HI
, t
低
) 全部 iv 33 50 67 ns
clkout 至 fs 有效的 时间 (t
V
) 全部 iv –1 +1 ns
clkout 至 dout 数据 有效的 时间 (t
DV
) 全部 iv –1 +1 ns
cmos 逻辑 输入
3
逻辑 1 电压 (v
IH
) 全部 IV vddh – 0.2 V
逻辑 0 电压 (v
IL
) 全部 iv 0.5 v
逻辑 1 电流 (i
IH
) 全部 iv 10 µa
逻辑 0 电流 (i
IL
) 全部 iv 10 µa
输入 电容 全部 IV 3 pF
cmos 逻辑 输出
2, 3, 4
逻辑 1 电压 (v
OH
) 全部 IV vddh – 0.2 V
逻辑 0 电压 (v
OL
) 全部 iv 0.2 v
1
可编程序的 在 步伐 的 48 或者 60.
2
cmos 输出 模式 和 c
加载
= 10 pf 和 驱动 力量 = 7.
3
绝对 最大 和 最小 输入/输出水平 是 vddh + 0.3 v 和 –0.3 v.
4
I
OL
= 1 毫安; 规格 是 也 dependent 在 驱动 力量 设置.
: 点此下载
