rev. 0
ADP3410
–4–
管脚 函数 描述
管脚 Mnemonic 函数
1 OVPSET 超（电）压 关闭 sense 输入. 关闭 occurs 当 这个 管脚 是 驱动 在之上 这 specified thresh-
old. 它 是 一个 高-阻抗 比较器 输入, 所以 一个 external 电阻 分隔物 能 是 使用 至 规模 这
controlling 电压 为 ovp.
2
SD
关闭. 当 高, 这个 管脚 使能 正常的 运作. 当 低, vccgd, drvh, 和 drvl 是
强迫 低 和 这 供应 电流 (icc
Q
) 是 使减少到最低限度 作 specified.
3 地 信号 地面. 这 输入 信号 和 这 电容 在 dly 应当 是 closely 关联 至 这个 地面.
4 在 ttl-水平的 输入 信号 这个 有 primary 控制 的 这 驱动 输出.
5
DRVLSD
同步的 rectifier 使能. 当 低, 这个 信号 forces drvl 低. 这 传播 延迟 时间 是 在
这 顺序 的 那 为 这 主要的 输入 信号, 所以 它 能 是 使用 为 real 时间 调制 控制 的 drvl.
当
DRVLSD
是 高, drvl 是 使能 和 控制 用 在.
6 DLY 低-高-转变 延迟. 一个 电容 从 这个 管脚 至 地面 programs 这 传播 延迟
从转变-止 的 这 更小的 场效应晶体管 至 转变-在 的 这 upper 场效应晶体管. 这formula 为 这 低-高-转变
延迟 是dly = c
DLY
×
(1␣ ns/pf) + 20␣ ns. 这 上升 时间 为 转变-在 的 这 upper 场效应晶体管 是 不 包含 在
这 formula.
7 VCCGD V
CC
好的. 这个 管脚 indicates 这 状态 的这 欠压 lockout. 当 v
CC
是 高 足够的 为 这
设备 至 exit uvlo 模式, 这 vccgd 管脚 是 牵引的 向上 至 v
CC
和 这 specified 低 阻抗. 这个
信号 是 有能力 的 行为 作 一个 切换 电源 栏杆 为 外部 电路系统, 自从 它 能 源 10␣ 毫安 和
下沉 10
µ
一个.
8 VCC 输入 供应. 这个 管脚 应当 是 绕过 至 pgnd 和 ~1
µ
f 陶瓷的 电容.
9 DRVL 同步的 rectifier 驱动. 输出 驱动 为 这 更小的 (同步的 rectifier) 场效应晶体管.
10 PGND 电源 地面. 应当 是 closely 连接 至 这 源 的 这 更小的 场效应晶体管.
11 SRMON 同步的 rectifier 监控. when
DRVLSD
是 高, srmon 跟随 drvl. 当
DRVLSD
是
低, srmon 是 高. ttl-类型 输出.
12 SW 这个 管脚 是 连接 至 这 buck 切换 node,关闭 至 这 upper 场效应晶体管’s 源. 它 是 这 floating 返回
为 这 upper 场效应晶体管 驱动 信号. 也, 它 是 使用 至 监控 这 切换 电压 至 阻止 转变-在 的 这
更小的 场效应晶体管 直到 这 电压 是 在下 ~1 v. 因此, 这 高-低-转变 延迟 是 决定 在 这个 管脚
符合 至 运行 情况. 这个 管脚 能 是 subjected 至 电压 作 低 作 2 v 在下 pgnd.
13 DRVH buck 驱动. 输出 驱动 为 这 upper (buck) 场效应晶体管.
14 BST floating 自举 供应 为 这 upper 场效应晶体管. 一个电容 连接 在 bst 和 sw管脚 holds
这个 bootstrapped 电压 为 这 高-一侧 场效应晶体管 作 它 是 切换. 这 电容 应当 是 选择 在
0.1
µ
f 和 1
µ
f.
管脚 配置
OVPSET
SD
地
在
DRVLSD
DLY
VCCGD
BST
DRVH
SW
SRMON
PGND
DRVL
VCC
1
2
3
4
5
6
7
14
13
12
11
10
9
8
ADP3410
: 点此下载
