13
®
ADS7852
在 增加 至 使用 这 地址 管脚 在 conjunction 和 rd,
这 电源-向下 模式 能 也 是 terminated implicitly 用
开始 一个 新 转换 (e.g., 带去 wr 低 当 cs
是 低). 如果 它 是 desired 至 保持 这 ads7852 在 一个 电源-
向下 状态 为 一个 时期 那 是 更好 比 dictated 用 这
抽样 比率, 这 转变 信号 驱动 这 wr 管脚 必须 是
无能.
这 典型 供应 电流 的 这 ads7852, 和 一个 5v
供应 和 一个 500khz 抽样 比率, 是 2.6ma. 在 这 nap
模式, 这 典型 供应 电流 是 600
µ
一个. 在 这 睡眠
模式, 这 电流 是 典型地 减少 至 10
µ
一个.
布局
为 最佳的 效能, 小心 应当 是 带去 和 这
物理的 布局 的 这 ads7852 电路系统. 这个 是 particu-
larly 真实 如果 这 clk 输入 是 approaching 这 最大
throughput 比率.
这 基本 sar architecture 是 敏感的 至 glitches 或者 sudden
改变 在 这 电源 供应, 涉及, 地面 连接
和 数字的 输入 那 出现 just 较早的 至 闭锁 这 输出
的 这 相似物 比较器. 因此, 驱动 任何 单独的 变换器-
sion 为 一个 n-位 sar 转换器, 那里 是 n “windows” 在
这个 大 外部 瞬时 电压 能 影响 这 变换器-
sion 结果. 此类 glitches might originate 从 切换
电源 供应, nearby 数字的 逻辑, 或者 高 电源 设备.
这 程度 的 错误 在 这 数字的 输出 取决于 在 这
涉及 电压, 布局, 和 这 精确的 定时 的 这 exter-
nal 事件. 它们的 错误 能 改变 如果 这 外部 事件
改变 在 时间 和 遵守 至 这 clk 输入.
和 这个 在 mind, 电源 至 这 ads7852 应当 是 clean
和 好 绕过. 一个 0.1
µ
f 陶瓷的 绕过 电容 应当
是 放置 作 关闭 至 这 设备 作 可能. 在 增加, 一个
1
µ
f 至 10
µ
f 电容 是 推荐. 如果 需要 一个 甚至
大 电容 和 一个 5
Ω
或者 10
Ω
序列 电阻 将 是 使用
至 低 通过 过滤 一个 嘈杂的 供应. 这 ads7852 牵引 非常
little 电流 从 一个 外部 涉及 在 平均 作 这
涉及 电压 是 内部 缓冲. 不管怎样, glitches
从 这 转换 处理 呈现 在 这 v
REF
输入 和 这
涉及 源 必须 是 能 至 handle 这个. whether 这
涉及 是 内部的 或者 外部, 这 v
REF
管脚 应当 是
绕过 和 一个 0.1
µ
f 电容. 一个 额外的 大 ca-
pacitor 将 也 是 使用, 如果 desired. 如果 这 涉及 电压
是 外部 和 originates 从 一个 运算 放大, 制造 确信 它 能
驱动 这 绕过 电容 或者 电容 没有 振动.
这 地 管脚 应当 是 连接 至 一个 clean 地面 要点. 在
许多 具体情况, 这个 将 是 这 “analog” 地面. 避免 connec-
tions 这个 是 too near 这 grounding 要点 的 一个 微控制器
或者 数字的 信号 处理器. 如果 需要, run 一个 地面 查出
直接地 从 这 转换器 至 这 电源 供应 entry 要点.
这 完美的 布局 将 包含 一个 相似物 地面 平面 专心致志的
至 这 转换器 和 有关联的 相似物 电路系统.
图示 5. 定时 图解 和 测试 电路 为 param-
eters 在 图示 2.
电压 波形 为 t
dis
加载 电路 为 t
dis
和 t
en
D
输出
测试 要点
t
dis
波形 2, t
en
V
CC
t
dis
波形 1
100pF
C
加载
3k
Ω
t
dis
cs/shdn
D
输出
波形 1
(1)
D
输出
波形 2
(2)
90%
10%
V
IH
注释: (1) 波形 1 是 为 一个 输出 和 内部的
情况 此类 那 这 输出 是 高 除非 无能
用 这 输出 控制. (2) 波形 2 是 为 一个 输出
和 内部的 情况 此类 那 这 输出 是 低
除非 无能 用 这 输出 控制.
: 点此下载
