9
®
ADS7852
theory 的 运作
这 ads7852 是 一个 高-速 successive approximation
寄存器 (sar) 相似物-至-数字的 转换器 (一个/d) 和 一个
内部的 2.5v bandgap 涉及. 这 architecture 是 为基础
在 电容的 redistribution 这个 本质上 包含 一个
样本/支撑 函数. 这 转换器 是 fabricated 在 一个 0.6mi-
cron cmos 处理. 看 图示 1 为 这 基本 运行
电路 为 这 ads7852.
这 ads7852 需要 一个 外部 时钟 至 run 这 变换器-
sion 处理. 这个 时钟 能 相异 在 200khz (12.5hz
throughput) 和 8mhz (500khz throughput). 这 职责 循环
的 这 时钟 是 unimportant 作 长 作 这 最小 高
和 低 时间 是 在 least 50ns 和 这 时钟 时期 是 在
least 125ns. 这 最小 时钟 频率 是 governed 用
这 parasitic 泄漏 的 这 电容的 数字的-至-相似物
(cdac) 电容 内部的 至 这 ads7852.
这 front-终止 输入 多路调制器 的 这 ads7852 特性
第八 单独的-结束 相似物 输入. 频道 选择 是 每-
formed 使用 这 地址 管脚 a0 (管脚 14), a1 (管脚 13), 和
a2 (管脚 12). 当 一个 转换 是 initiated, 这 输入
电压 是 抽样 在 这 内部的 电容 排列. 当 一个
转换 是 在 progress, 所有 频道 输入 是 discon-
nected 从 任何 内部的 函数 (看 真实 表格 为
寻址).
这 范围 的 这 相似物 输入 是 设置 用 这 电压 在 这
V
REF
管脚. 和 这 内部的 2.5v 涉及, 这 输入 范围
是 0v 至 5v. 一个 外部 涉及 电压 能 是 放置 在
V
REF
, overdriving 这 内部的 电压. 这 范围 为 这
外部 电压 是 2.0v 至 2.55v, 给 一个 输入 电压
范围 的 4.0v 至 5.1v.
图示 1. 典型 电路 配置.
AIN0
AIN1
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
DB2
DB3
DB4
DB5
DB6
DB7
DB8
DB9
ADS7852Y
32
31
30
29
28
27
26
25
碎片 选择
读 输入
时钟 输入
busy 输出
写 输入
V
SS
CS
RD
CLK
BUSY
WR
db0 (lsb)
DB1
9
10
11
12
13
14
15
16
a2 选择
a1 选择
a0 选择
AGND
V
REF
DGND
A2
A1
A0
db11 (msb)
DB10
10
µ
F
+
0.1
µ
F
+5V
相似物 供应
+
2.2
µ
F
+
0.1
µ
F
+
0v 至 5v
: 点此下载
