rev. B
adsp-21065l
–4–
structures 必需的 在 数字的 信号 处理, 和 是 com-
monly使用 在 数字的 过滤 和 fourier transforms. 这
adsp-21065l’s 二 dags 包含 sufficient 寄存器 至 准许
这 creation 的 向上 至 32 圆形的 缓存区 (16 primary 寄存器
sets, 16 secondary). 这 dags automatically handle 地址
pointer wraparound, 减少 overhead, 增加 perfor-
mance, 和 simplifying implementation. 圆形的 缓存区 能
开始 和 终止 在 任何 记忆 location.
有伸缩性的 操作指南 设置
这 48-位 操作指南 文字 accommodates 一个 多样性 的 并行的
行动, 为 concise 程序编制. 为 例子, 这 adsp-
21065l 能 conditionally execute 一个 乘以, 一个 增加, 一个 减去
和 一个 branch, 所有 在 一个 单独的 操作指南.
adsp-21065l 特性
这 adsp-21065l 是 设计 至 达到 这 最高的 系统
throughput 至 使能 最大 系统 效能. 它 能 是
clocked 用 也 一个 结晶 或者 一个 ttl-兼容 时钟 信号.
这 adsp-21065l 使用 一个 输入 时钟 和 一个 频率 equal
至 half 这 操作指南 rate—a 33 mhz 输入 时钟 产量 一个
15 ns 处理器 循环 (这个 是 相等的 至 66 mhz). inter-
faces 在 这 adsp-21065l 运作 作 显示 在下. hereafter
在 这个 文档, 1x = 输入 时钟 频率, 和 2x = 处理or’s
操作指南 比率.
这 下列的 时钟 运作 比率 是 为基础 在 1x = 33 MHz
(操作指南 比率/核心 = 66 mhz):
SDRAM 66 mhz
外部 sram 33 mhz
串行 端口 33 mhz
Multiprocessing 33 mhz
host (异步的) 33 mhz
augmenting 这 adsp-21000 家族 核心, 这 adsp-21065l
adds 这 下列的 architectural 特性:
双-ported 在-碎片 记忆
这 adsp-21065l 包含 544 kbits 的 在-碎片 sram,
有组织的 在 二 banks: bank 0 有 288 kbits, 和 bank 1 有
256 kbits. bank 0 是 配置 和 9 columns 的 2k
×
16 位,
和 bank 1 是 配置 和 8 columns 的 2k
×
16 位. 各自
记忆 块 是 双-ported 为 单独的-循环, 独立 交流-
cesses 用 这 核心 处理器 和 i/o 处理器 或者 dma 控制-
ler. 这 双-ported 记忆 和 独立的 在-碎片 buses准许
二 数据 transfers从 这 核心 和 一个 从 i/o, 所有 在 一个
单独的 循环 (看 图示 4 为 这 adsp-21065l 记忆 编排).
在 这 adsp-21065l, 这 记忆 能 是 配置 作 一个
最大 的 16k words 的 32-位 数据, 34k words 为 16-位
数据, 10k words 的 48-位 说明 (和 40-位 data) 或者
结合体 的 不同的 文字 sizes 向上 至 544 kbits. 所有 这
记忆 能 是 accessed 作 16-位, 32-位 或者 48-位.
当 各自 记忆 块 能 store 结合体 的 代号 和
数据, accesses 是 大多数 效率高的 当 一个 块 stores 数据,
使用 这 dm 总线 为 transfers, 和 这 其它 块 stores 在-
structions 和 数据, 使用 这 pm 总线 为 transfers. 使用 这
dm 和 pm busses 在 这个 方法, 和 一个 专心致志的 至 各自
记忆 块, assures 单独的-循环 执行 和 二 数据
transfers. 在 这个 情况, 这 操作指南 必须 是 有 在 这
cache. 单独的-循环 执行 是 也 maintained 当 一个 的 这
数据 operands 是 transferred 至 或者 从 止-碎片, 通过 这 adsp-
21065l’s 外部 端口.
止-碎片 记忆 和 peripherals 接口
这 adsp-21065l’s 外部 端口 提供 这 处理器’s
接口 至 止-碎片 记忆 和 peripherals. 这 64m words,
止-碎片 地址 空间 是 包含 在 这 adsp-21065l’s uni-
fied 地址 空间. 这 独立的 在-碎片 buses—for 程序
记忆, 数据 记忆 和 i/o—are 多路复用 在 这 外部
端口 至 create 一个 外部 系统 总线 和 一个 单独的 24-位 ad-
dress 总线, 四 记忆 选择, 和 一个 单独的 32-位 数据 总线.
这 在-碎片 超级的 harvard architecture 提供 三 总线
效能, 当 这 止-碎片 unified 地址 空间 给
flexibility 至 这 设计者.
sdram 接口
这 sdram 接口 使能 这 adsp-21065l 至 转移
数据 至 和 从 同步的 dram (sdram) 在 2x 时钟
频率. 这 同步的 approach 结合 和 2x 时钟
频率 支持 数据 转移 在 一个 高 throughput—up 至
220 mbytes/秒.
这 sdram 接口 提供 一个 glueless 接口 和 stan-
dard sdrams—16 mb, 64 mb, 和 128 mb—and 包含
选项 至 支持 额外的 缓存区 在 这 adsp-21065l
和 sdram. 这 sdram 接口 是 极其 有伸缩性的 和
提供 能力 为 连接 sdrams 至 任何 一个 的 这
adsp-21065l’s 四 外部 记忆 banks.
系统 和 一些 sdram 设备 连接 在 并行的 将
需要 buffering 至 满足 整体的 系统 定时 (所需的)东西.
这 adsp-21065l 支持 pipelining 的 这 地址 和
控制 信号 至 使能 此类 buffering 在 它自己 和 mul-
tiple sdram 设备.
host 处理器 接口
这 adsp-21065l’s host 接口 提供 容易 连接 至
标准 微处理器 buses—8-, 16-, 和 32-bit—requiring
little 额外的 硬件. 支承的 异步的 transfers 在
speeds 向上 至 1x 时钟 频率, 这 host 接口 是 accessed
通过 这 adsp-21065l’s 外部 端口. 二 途径 的
dma 是 有 为 这 host 接口; 代号 和 数据 trans-
fers 是 accomplished 和 低 软件 overhead.
这 host 处理器 requests 这 adsp-21065l’s 外部 总线
和 这 host 总线 要求 (
HBR
), host 总线 grant (
HBG
), 和
准备好 (redy) 信号. 这 host 能 直接地 读 和 写 这
iop 寄存器 的 这 adsp-21065l 和 能 进入 这 dma
频道 建制 和 mailbox 寄存器. vector 中断 支持
使能 效率高的 执行 的 host commands.
dma 控制
这 adsp-21065l’s 在-碎片 dma 控制 准许 零-
overhead, nonintrusive 数据 transfers 没有 处理器 inter-
vention. 这 dma 控制 运作 independently 和
invisibly 至 这 处理器 核心, 准许 dma 行动 至
出现 当 这 核心 是 同时发生地 executing 它的 程序
说明.
dma transfers 能 出现 在 这 adsp-21065l’s 内部的
记忆 和 也 外部 记忆, 外部 peripherals, 或者 一个
host 处理器. dma transfers 能 也 出现 在 这
adsp-21065l’s 内部的 记忆 和 它的 串行 端口. dma
transfers 在 外部 记忆 和 外部 附带的
设备 是 另一 选项. 外部 总线 包装 至 16-, 32-, 或者
48-位 内部的 words 是 执行 在 dma transfers.
ten 途径 的 dma 是 有 在 这 adsp-21065l—
第八 通过 这 串行 端口, 和 二 通过 这 处理器’s 外部
端口 (为 也 host 处理器, 其它 adsp-21065l, 记忆 或者
: 点此下载
