4
这 频率 俘获 范围 (2f
C
) 是 defined 作 这
频率 范围 的 输入 信号 在 这个 这 PLL 将 锁 如果
它 是 initially 输出-的-锁. 这 频率 锁 范围 (2f
L
)是
defined 作 这 频率 范围 的 输入 信号 在 这个 这
循环 将 停留 锁 如果 它 是 initially 在 锁. 这 俘获
范围 是 小 或者 equal 至 这 锁 范围.
和 pc1, 这 俘获 范围 取决于 在 这 低-通过 filter
特性 和 能 是 制造 作 大 作 这 锁 范围.
这个 configuration retains 锁 行为 甚至 和 非常 嘈杂的
输入 信号. 典型 的 这个 类型 的 阶段 比较器 是 那
它 能 锁 至 输入 发生率 关闭 至 这 和声学 的 这
vco 中心 频率.
阶段 比较器 2 (pc2)
这个 是 一个 积极的 边缘-triggered 阶段 和 频率
探测器. 当 这 PLL 是 使用 这个 比较器, 这 循环
是 控制 用 积极的 信号 transitions 和 这 职责
factors 的 SIG
在
和 竞赛
在
是 不 重要的. PC2
comprises 二 d-类型 flip-flops, 控制-gating 和 一个 三-
状态 输出 平台. 这 电路 功能 作 一个 向上-向下
计数器 (图示 1) 在哪里 SIG
在
导致 一个 向上-计数 和
竞赛
在
一个 向下-计数. 这 转移 函数 的 pc2,
假设 波纹 (f
r
= f
i
) 是 suppressed, 是:
V
DEMOUT
=(v
CC
/4
π
)(
φ
SIG
在
-
φ
竞赛
在
) 在哪里
V
DEMOUT
是 这 demodulator 输出 在 管脚 10;
V
DEMOUT
=V
PC2OUT
(通过 低-通过 filter).
这 平均 输出 电压 从 pc2, 喂养 至 这 VCO 通过 这
低-通过 filter 和 seen 在 这 demodulator 输出 在 管脚 10
(v
DEMOUT
), 是 这 resultant 的 这 阶段 differences 的
SIG
在
和 竞赛
在
作 显示 在 图示 4. 典型 波形
为 这 pc2 循环 锁 在 f
o
是 显示 在 图示 5.
当 这 发生率 的 SIG
在
和 竞赛
在
是 equal 但是
这 阶段 的 SIG
在
leads 那 的 竞赛
在
, 这 p-类型 输出
驱动器 在 PC2
输出
是 使保持 “ON” 为 一个 时间 相应的 至
这 阶段 区别 (
φ
DEMOUT
). 当 这 阶段 的 SIG
在
lags 那 的 竞赛
在
, 这 n-类型 驱动器 是 使保持 “on”.
当 这 频率 的 SIG
在
是 高等级的 比 那 的
竞赛
在
, 这 p-类型 输出 驱动器 是 使保持 “ON” 为 大多数 的
这 输入 信号 循环 时间, 和 为 这 remainder 的 这
循环 两个都 n- 和 p-类型 驱动器 是 “OFF” (三-状态). 如果
这 SIG
在
频率 是 更小的 比 这 竞赛
在
频率,
然后 它 是 这 n-类型 驱动器 那 是 使保持 “ON” 为 大多数 的 这
循环. subsequently, 这 电压 在 这 电容 (c2) 的
这 低-通过 filter 连接 至 PC2
输出
varies 直到 这
信号 和 比较器 输入 是 equal 在 两个都 阶段 和
图示 2. 阶段 比较器 1: 平均 输出
电压 vs 输入 阶段 区别:
V
DEMOUT
= v
PC1OUT
= (v
CC
/
π
) (
φ
SIG
在
-
φ
竞赛
在
);
φ
DEMOUT
=(
φ
SIG
在
-
φ
竞赛
在
)
V
CC
V
demout (av)
1/2 v
CC
0
0
o
90
o
φ
DEMOUT
180
o
图示 3. 典型 波形 为 PLL 使用 阶段
比较器 1, 循环 锁 在 f
o
SIG
在
竞赛
在
VCO
输出
PC1
输出
VCO
在
V
CC
地
图示 4. 阶段 比较器 2: 平均 输出
电压 vs 输入 阶段 区别:
V
DEMOUT
= v
PC2OUT
= (v
CC
/4
π
) (
φ
SIG
在
-
φ
竞赛
在
);
φ
DEMOUT
=(
φ
SIG
在
-
φ
竞赛
在
)
V
CC
V
demout (av)
1/2 v
CC
0
-360
o
0
o
φ
DEMOUT
360
o
图示 5. 典型 波形 为 pll 使用 阶段
比较器 2, 循环 锁 在 f
o
SIG
在
竞赛
在
VCO
输出
PC2
输出
VCO
在
V
CC
地
PCP
输出
高 阻抗 止 - 状态
cd54hc4046a, cd74hc4046a, cd54hct4046a, cd74hct4046acd54hc4046a, cd74hc4046a, cd54hct4046a, cd74hct4046a