6.1 8
idt7164s/l
cmos 静态的 内存 64k (8k x 8-位) 军队 和 商业的 温度 范围
定时 波形 的 写 循环 非. 1 (
我们
我们
控制 定时)
(1, 2, 6)
定时 波形 的 写 循环 非. 2 (
CS
CS
控制 定时)
(1, 2)
注释:
1.
我们
,
CS
1
或者 cs
2
必须 是 inactive 在 所有 地址 transitions.
2. 一个 写 occurs 在 这 overlap 的 一个 低
我们
, 一个 低
CS
1
和 一个 高 cs
2
.
3. t
wr1, 2
是 量过的 从 这 早期 的
CS
1
或者
我们
going 高 或者 cs
2
going 低 至 这 终止 的 这 写 循环.
4. 在 这个 时期, i/o 管脚 是 在 这 输出 状态 所以 那 这 输入 信号 必须 不 是 应用.
5. 如果 这
CS
1
低 转变 或者 cs
2
高 转变 occurs 同时发生地 和 或者 之后 这
我们
低 转变, 这 输出 仍然是 在 一个 高-阻抗 状态.
6.
OE
是 continuously 高. 如果
OE
是 低 在 一个
我们
控制 写 循环, 这 写 脉冲波 宽度 必须 是 这 大 的 t
WP
或者 (t
WHZ
+t
DW
) 至 准许 这
i/o 驱动器 至 转变 止 和 数据 至 是 放置 在 这 总线 为 这 必需的 t
DW
. 如果
OE
是 高 在 一个
我们
控制 写 循环, 这个 必要条件 做 不
应用 和 这 最小 写 脉冲波 宽度 是 作 短的 作 这 指定 t
WP
.
7. 转变 是 量过的
±
200mv 从 稳步的 状态.
地址
t
WC
t
WHZ
(7)
2967 drw 08
CS
1
数据
输出
CS
2
t
作
t
AW
t
WR1
(3)
我们
t
WP
t
OW
(7)
数据
在
t
dh1, 2
t
DW
数据 有效的
(4)
(6)
2967 drw 09
地址
CS
1
CS
2
t
WC
t
作
我们
t
CW
t
WR2
(3)
t
AW
数据
在
t
dh1,2
t
DW
数据 有效的
t
WR1
(3)
(5)
: 点此下载
