1
图示 1 - 函数的 块 图解
模拟的
谈及-
ence
选择
谈及-
ence
主控
时钟
涉及
选择
反馈
系
Corrector
使能
自动/手工的
控制 状态 机器
DPLL
状态
选择
状态
选择
守卫 时间
电路
频率
选择
MUX
输入
Impairment
监控
输出
接口
电路
涉及
选择
MUX
系
Corrector
电路
MS1 MS2 GTo GTi
FS1 FS2
PRI
秒
RST
RSEL
LOS1
LOS2
VDD VSS
TRST
C3o
c1.5o
C2o
C4o
C8o
C16o
F0o
F8o
F16o
OSCo
OSCi
特性
• 满足 jitter (所需的)东西 为: 在&放大;t tr62411
stratum 3, 4 和 stratum 4 增强 为 ds1
接口; 和 为 etsi ets 300 011, tbr 4,
tbr 12 和 tbr 13 为 e1 接口
• 提供 c1.5, c3, c2, c4, c8 和 c16 输出
时钟 信号
• 提供 8khz st-总线 framing 信号
• 可选择的 1.544mhz, 2.048mhz 或者 8khz 输入
涉及 信号
• accepts 涉及 输入 从 二 独立
来源
• 提供 位 错误 自由 涉及 切换 -
满足 阶段 斜度 和 mtie (所需的)东西
• 运作 在 也 正常的, holdover 和
freerun 模式
产品
• 同步 和 定时 控制 为
multitrunk t1 和 e1 系统
• st-总线 时钟 和 框架 脉冲波 来源
• primary trunk 比率 转换器
描述
这 mt9042c multitrunk 系统 synchronizer
包含 一个 数字的 阶段-锁 循环 (dpll), 这个
提供 定时 和 同步 信号 为
multitrunk t1 和 e1 primary 比率 传递 links.
这 mt9042c 发生 st-总线 时钟 和 framing
信号 那 是 阶段 锁 至 也 一个 2.048mhz,
1.544mhz, 或者 8khz 输入 涉及.
这 mt9042c 是 一致的 和 在&放大;t tr62411
stratum 3, 4 和 4 增强, 和 etsi ets 300
011. 它 将 满足 这 jitter 容忍, jitter 转移,
intrinsic jitter, 频率 精度, holdover
精度, 俘获 范围, 阶段 斜度 和 mtie
(所需的)东西 为 这些 specifications.
订货 信息
MT9042CP 28 管脚 plcc
-40
°
c 至 +85
°
C
DS5144 公布 2 九月 1999
MT9042C
Multitrunk 系统 Synchronizer
进步 信息