MT8941B
数据 薄板
9
zarlink 半导体 公司
当 ms2 是 高, 这 f0b管脚 提供 这 框架 脉冲波 输出 兼容 和 这 st-总线 format 和 锁 至
这 内部的 或者 外部 输入 信号 作决定 用 这 其它 模式 选择 管脚.
表格 4 summarizes 这 模式 的 这 two dpll. 它 应当 是 指出 那 各自的 这 主要的 模式 选择 为 dpll
#2 能 有 任何 的 这 minor 模式, 虽然 一些 的这 结合体 是 functionally 类似的. 这 必需的
运作 的 两个都 dpll #1 和 dpll #2 必须 是 考虑 当 determining ms0-ms3.
表格 5 - 功能 的 这 双向的 信号 在 各自 模式
这 方向 和 频率 的 各自 的这 双向的 信号 are 列表 在 表格 5 为 各自 的 这 给 模式 在
表格 4.
jitter 效能 和 锁-在 范围
这 输出 jitter 的 一个 dpll 是 composed的 这 intrinsic jitter, 量过的 当 非jitter 是 呈现 在 这 输入, 和 这
输出 jitter 结果 从 jitter 在 这 输入 信号. 这 spectrum 的 这 intrinsic jitter 为 两个都 dplls 的 这
mt8941b 是 显示 在 图示 5. 这 典型 顶峰-至-顶峰 值为 这个 jitter 是 0.07ui. 这 转移 函数, 这个
是 这 比率 的 这 输出 jitter 至 这输入 jitter (两个都 量过的 在 一个 particular 频率), 是 显示 在 图示 6 为
dpll #1 和 图示 7 为 dpll #2. 这 转移 functi在 是 量过的 当 这 顶峰-至-顶峰 振幅 的 这
sinusoidal 输入 jitter 遵从 至 这 下列的:
10 hz - 100 hz : 13.6
µ
s
100 hz - 10 khz : 20 db/decade 滚动-止
> 10 khz : 97.2 ns
这 能力 的 一个 dpll 至 阶段-锁 这 输入 信号 至这 涉及 信号 和 至 仍然是 锁 取决于 在之上 它的
锁-在 范围. 这 锁-在 范围 的 这 dpll 是 指定在 条款 的 这 最大 frequency 变化 在 这 8 khz
涉及 信号. 它 是 也 直接地 影响 用 这 oscillat或者 频率 容忍. 表格 6 lists 不同的 值 为 这
锁-在 范围 和 这 相应的 振荡器 频率 至lerance 为 dpll #1 和 dpll #2. 这 小 这
容忍 值, 这 larger 这 锁-在 范围.
模式
#
F0b
(khz)
C4b
(mhz)
C8Kb
(khz)
CVb
(mhz)
0 i:8 i:4.096 i:x o:1.544
1 i:x o:4.096 i:8 o:1.544
2 o:8 i:4.096 i:x o:1.544
3 o:8 o:4.096 i:8 o:1.544
4 i:8 i:4.096 i:x i:1.544
5 i:x o:4.096 o:8 i:1.544
6 o:8 i:4.096 i:x i:1.544
7 o:8 o:4.096 o:8 i:1.544
8 i:8 i:4.096 i:x o:1.544
9 i:16 o:4.096 i:x o:1.544
10 o:8 i:4.096 i:x o:1.544
11 o:8 o:4.096 i:x o:1.544
12 i:8 i:4.096 i:x i:2.408
13 i:x o:4.096 o:8 i:2.408
14 o:8 i:4.096 i:x i:2.408
15 o:8 o:4.096 o:8 i:2.408
便条: i: 输入
o: 输出
x: “don’t care” 输入. 连接 至 v
DD
或者 v
ss.
: 点此下载
