MT8941B
数据 薄板
7
zarlink 半导体 公司
表格 3 - minor 模式 的 dpll #2
在 自由-run 模式, dpll #2 发生 这 保卫-alone cept 和 st-总线 定时 和 framing 信号 和 非
外部 输入 除了 这 主控 时钟 设置 在 16.384 mhz.这 dpll 制造 非 纠正 在 这个 配置 和
提供 这 定时 signals 没有 任何 jitter.
这 运作 的 dpll #2 在 单独的 时钟-1 模式 是 identical 至 单独的 时钟-2 模式, 供应 这 cept
和 st-总线 兼容 定时 信号 同步 至这 内部的 8 khz 信号 obtained 从 dpll#1 在 分隔
模式. 当 单独的 时钟-1 模式 是 选择 为 dpll#2, 它 automatically 选择 这 分隔-1 模式 为
dpll #1, 和 因此, 一个 外部 1.544 mhz 时钟 信号 applied 在 cvb (管脚 21) 是 分隔 用 dpll #1 至 发生
这 内部的 信号 在 8 khz 在 至 这个 dpll #2 locks. similarly 当 单独的 时钟-2 模式 是 选择, dpll
#1 是 在 分隔-2 模式, 和 一个 external 信号 的 2.048 mhz providing 这 内部的 8 khz 信号 至 dpll #2. 在
两个都 这些 模式, 这个 内部的 信号 是 有 在 c8kb (管脚 10) 和 dpll #2 locks 至 这 下落 边缘 至 提供
这 cept 和 st-总线 兼容 定时 信号. 这个 是 在contrast 至 这 正常的 模式在哪里 这些 定时 信号
是 同步 和 这 下落边缘 的 这 8 khz 信号 在 c8kb.
minor 模式 的 dpll #2
这 minor 模式 为 dpll #2 取决于 在之上 这 状态 的这 模式 选择 位 ms2 和 ms3 (管脚 7 和 17).
M
S
2
M
S
3
函数的 描述
1 1 提供 cept/st-总线 4.096 mhz 和 2.048 mhz clocks 和
8khz 框架 脉冲波 取决于 在 这 主要的 模式 选择.
0 1 提供 cept/st-总线 4.096 mhz &放大; 2.048 mhz clocks
取决于 在 这 主要的 模式 选择 当 f0b
acts 作 一个 输入.
不管怎样, 这 输入 在 f0b
有 非 效应 在 这 运作 的 dpll
#2 除非 它 是 在 自由-run 模式.
0 0 overrides 这 主要的 模式 选择 和 accepts 合适的 阶段
related 外部 4.096 mhz 时钟 和 8 khz 框架 脉冲波 至 提供
这 st-总线 兼容 时钟 在 2.048 mhz.
1 0 overrides 这 主要的 模式 选择 和 accepts 一个 4.096 mhz
外部 时钟 至 提供 这 st-总线 时钟 和 框架 脉冲波 在
2.048 mhz 和 8 khz, 各自.
: 点此下载
