80C186XL80C188XL
表格 3 管脚 描述
管脚 管脚 输入 输出
管脚 描述
名字 类型 类型 States
V
CC
P 系统 Power
一个
5 volt 电源 supply
V
SS
G 系统 Ground
重置 O h(0) 重置 输出 indicates 那 这 CPU 是 正在 reset 和 能
是 使用 作 一个 系统 reset 它 是 起作用的 HIGH 同步
r(1)
和 这 处理器 clock 和 lasts 一个 integer 号码 的
时钟 时期 相应的 至 这 长度 的 这 RES
signal
重置 变得 inactive 2 clockout 时期 之后 RES
变得
inactive 当 系 至 这 测试
BUSY pin 重置 forces
这 处理器 在 增强 mode 重置 是 不 floated
在 总线 hold
X1 I 一个(e) 结晶 输入 X1 和 X2 提供 外部 连接 为 一个
基本的 模式 或者 第三 overtone 并行的 resonant 结晶
X2 O h(q)
为 这 内部的 oscillator X1 能 连接 至 一个 外部
r(q)
时钟 instead 的 一个 crystal 在 这个 case 降低 这
电容 在 X2 这 输入 或者 振荡器 频率 是
内部 分隔 用 二 至 发生 这 时钟 信号
(clkout)
CLKOUT O h(q) 时钟 输出 提供 这 系统 和 一个 50% 职责 循环
waveform 所有 设备 管脚 timings 是 指定 相关的 至
r(q)
CLKOUT CLKOUT 是 起作用的 在 重置 和 总线 hold
RES I 一个(l) 一个 起作用的 RES 导致 这 处理器 至 立即
terminate 它的 呈现 activity clear 这 内部的 logic 和
enter 一个 dormant state 这个 信号 将 是 异步的 至
这 clock 这 处理器 begins fetching 说明
大概 6
时钟 循环 之后 RES
是 returned HIGH
为 恰当的 initialization V
CC
必须 是 在里面 规格
和 这 时钟 信号 必须 是 稳固的 为 更多 比 4 clocks
和 RES
使保持 LOW RES 是 内部 synchronized 这个
输入 是 提供 和 一个 施密特-触发 至 facilitate 电源-在
RES
一代 通过 一个 RC network
TESTBUSY I 一个(e) 这 测试 管脚 是 抽样 在 和 之后 重置 至 决定
whether 这 处理器 是 至 enter 兼容 或者 增强
(测试
)
Mode 增强 模式 需要 测试 至 是 高 在 这
rising 边缘 的 RES 和 低 四 CLKOUT 循环 later 任何
其它 结合体 将 放置 这 处理器 在 兼容
Mode 在 电源-up 起作用的 RES
是 必需的 至 配置
测试
BUSY 作 一个 input 一个 弱 内部的 pullup 确保 一个
高 状态 当 这 输入 是 不 externally driven
测试
In 兼容 模式 这个 管脚 是 配置 至 运作
作 测试
这个 管脚 是 examined 用 这 WAIT instruction 如果 这
测试
输入 是 高 当 WAIT 执行 begins 操作指南
执行 将 suspend 测试 将 是 resampled 每 five
clocks 直到 它 变得 LOW 在 这个 时间 执行 将
resume 如果 中断 是 使能 当 这 处理器 是
waiting 为 测试
中断 将 是 serviced
BUSY (80c186xl 仅有的)in 增强 Mode 这个 管脚 是
配置 至 运作 作 BUSY 这 BUSY 输入 是 使用 至
notify 这 80C186XL 的 Math Coprocessor activity Floating
要点 说明 executing 在 这 80C186XL 样本 这
BUSY 管脚 至 决定 当 这 Math Coprocessor 是 准备好
至 接受 一个 新 command BUSY 是 起作用的 HIGH
NOTE
管脚 names 在 parentheses 应用 至 这 80C188XL
10
10
: 点此下载
