ADS7832
14
®
R
+5V
至
ADS7832
管脚 23
至
ADS7832
管脚 23
CLK
74hc-兼容
时钟 源
(一个) 外部 时钟 运作
(b) 内部的 时钟 运作
看 图示 15 为 典型
r 值 vs 频率
图示 10. 输入 信号 conditioning.
OPA627
R
C
V
REF
– (正常情况下 0v)
(b) 起作用的 低 通过 过滤
50
Ω
5nF
V
REF
– (正常情况下 0v)
(一个) 被动的 低 通过 过滤
相似物
输入
相似物
输入
至
ADS7832
至
ADS7832
推荐 在 微处理器 产品 至 阻止
跳动-频率 问题.
便条 那 这 电的 规格 tables 是 为基础 在
使用 一个 外部 2mhz 时钟. 典型地, 这 指定
精度 是 maintained 为 时钟 发生率 在 0.5
和 2.4mhz.
图示 11. 电源 供应 和 涉及 解耦.
SFR
AIN0
AIN1
AIN2
AIN3
V
REF
+
V
REF
–
DGND
V
D
D7
D6
D5
D4
D3
V
一个
AGND
CAL
A1
A0
CLK
BUSY
HBE
WR
CS
RD
D0
D1
D2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
10nF
+5V
10µF
10
Ω
10µF
10nF
+
+
10µF
10nF
+
5V
REF
内部的 时钟 运作
图示 12b 显示 如何 至 使用 这 内部的 时钟 generating
电路系统. 这 时钟 频率 取决于 仅有的 在 这 值 的
这 电阻, 作 显示 在 “internal 时钟 频率 vs
R
时钟
” 在 这 典型 效能 曲线 部分.
这 时钟 发生器 能 运作 在 100khz 和 2mhz.
和 r = 100k
Ω
, 这 时钟 频率 将 nominally 是
800khz. 这 内部的 时钟 oscillators 将 相异 用 向上 至
20% 从 设备 至 设备, 和 将 相异 和 温度,
作 显示 在 这 典型 效能 曲线. 因此, 使用
的 一个 外部 时钟 源 是 preferred 在 产品 在哪里
控制 的 这 转换 定时 是 核心的, 或者 在哪里 多样的
转换器 需要 至 是 同步.
图示 12. 内部的 时钟 运作.
产品
双极 输入 范围
图示 13 显示 一个 电路 至 准确地 和 simply 转变
一个 双极
±
5v 输入 信号 在 一个 单极的 0 至 5v 信号 为
转换 用 这 ads7832, 使用 一个 精确, 低-费用
完全 区别 放大器, ina105.
图示 14 显示 一个 电路 至 转变 一个 双极
±
10v 输入
信号 在 一个 单极的 0 至 5v 信号 为 转换 用 这
ads7832. 这 精确 的 这个 电路 将 取决于 在 这
相一致 和 追踪 的 这 三 电阻器 使用.
至 修整 这个 电路 为 全部 12-位 精确, r
2
和 r
3
需要
至 是 可调整的 在 适合的 范围. 至 修整, 第一 有
这 ads7832 converting continually 和 应用 +9.9927v
(+10v – 1.5lsb) 在 这 输入. 调整 r
3
直到 这 ads7832
输出 toggles 在 这 代号 ffe 十六进制 和 fff 十六进制.
这个 制造 r
3
极其 关闭 至 r
1
. 然后, 应用 –9.9976v
(–10v + 0.5lsb) 在 这 输入, 和 调整 r
2
直到 这
ads7832 输出 toggles 在 000 十六进制 和 001 十六进制. 在
各自 修整 要点, 这 电流 通过 这 第三 电阻 将 是
almost 零, 所以 那 一个 修整 iteration 将 是 足够的 在 大多数
具体情况. 更多 iterations 将 是 必需的 如果 这 运算 放大 se-
lected 有 大 补偿 电压 或者 偏差 电流, 或者 如果 这 +5v
涉及 是 不 准确的.
这个 电路 能 也 是 使用 至 调整 增益 和 补偿 errors
预定的 至 这 组件 preceding 这 ads7832, 至 相一致 这
效能 的 这 自-校准 提供 用 这 con-
verter.
: 点此下载
