11
ADS7832
®
和 任何 数据 写 至 这 sfr 有 被 lost. 因此, 这
ads7832 将 又一次 是 在 这 transparent 模式. writing 一个
低 至 d5 在 这 sfr resets 这 电源 失败 标记. 这 cal
错误 标记 在 这 sfr 是 设置 当 一个 overflow occurs 在
校准, 这个 将 发生 在 非常 嘈杂的 系统. 它 是
重置 用 开始 一个 校准, 和 仍然是 低 之后 一个
校准 没有 一个 overflow 是 完成.
表格 iii 显示 如何 说明 能 是 transferred 至 这
特定的 函数 寄存器 用 驱动 hbe 高 (和 sfr
高) 和 初始的 一个 写 循环 (驱动 wr 和 cs
低 和 rd 高.) 便条 那 writing 至 这 sfr 也
initiates 一个 新 转换.
电源 向下 模式
writing 一个 高 至 d3 在 这 sfr puts 这 ads7832 在 这
电源 向下 模式. 电源 消耗量 是 减少 至 50
µ
W
和 d3 仍然是 高. 这 内部的 时钟 和 相似物
电路系统 是 转变 止, 虽然 这 输出 寄存器 和
sfr 能 安静的 是 accessed 正常情况下. 至 exit 电源 向下
模式, 也 写 一个 低 至 d3 在 这 sfr, 或者 initiate 一个
校准 用 sending 一个 低 至 这 cal 管脚 或者 writing
一个 高 至 d1. 便条 那 如果 这 电源 供应 falls 在下 3v
和 然后 recovers, 一个 校准 是 automatically initiated,
和 这 sfr 将 是 重置. d3 将 是 高, 和 这
ads7832 将 是 在 这 电源 向下 模式.
在 电源 向下 模式, 一个 脉冲波 在 cs 和 wr 将
initiate 一个 单独的 转换, 然后 这 ads7832 将 revert 至
电源 向下. 也, writing 至 d1 和 d3 在 这 sfr 将
initiate 一个 校准, 做 一个 单独的 转换 和 revert 至 这
电源 向下 模式, 在 4,625 时钟 循环. 精确 变换器-
sion 结果 将 是 有 在 这 输出 寄存器.
这 触发 延迟 从 电源 向下 至 正常的 运作
是 包含 在 这 抽样 时间. 非 extra 时间 是 必需的,
也 当 coming 输出 的 这 电源 向下 模式 或者 当
制造 一个 单独的 转换 在 这 电源 向下 模式.
样本/支撑 控制 模式
和 d2 在 这 sfr 高, 一个 rising 边缘 输入 在 管脚 26 将
转变 这 ads7832 从 样本-模式 至 支撑-模式 和
一个 5ns aperture 延迟. 这个 也 initiates 一个 转换, 这个
将 开始 在里面 1.5 clk 循环.
这个 模式 准许 全部 控制 在 这 样本-至-支撑 tim-
ing, 这个 是 特别 有用的 在哪里 外部 events 触发
抽样 定时.
运作 cs/wr sfr/hbe D0 D1 D2 D3 D5 d4/d6/d7
使能 transparent 模式 为 数据 latches 低 高 低 XXXXLOW
使能 latched 输出 模式 为 数据 latches 低 高 高
(1)
XXXXLOW
initiates 校准 循环 低 高 X 高 X X X 低
activates 样本/支撑 控制 模式 低 高 X X 高
(1)
X X 低
activates 电源 向下 模式
(2)
低 高 X X X 高
(1)
X 低
resets 电源 失败 标记 低 高 X X X X 低 低
注释: (1) writing 一个 低 here reactivates 这 标准 模式 的 运作. (2) 在 电源 向下 mode, 一个 脉冲波 在 cs 和 wr 将 initiate 一个 单独的 conversion,
然后 这 ads7832 将 revert 至 电源 向下. (3) x 意思 它 能 是 也 高 或者 低 没有 影响 这个 action. writing 高 至 d4 或者 d6, 或者 writing 和
sfr 高 和 hbe 低, 将 结果 在 unpredictable 行为. 这些 模式 是 保留 为 工厂 使用 在 这个 时间.
表格 iii. writing 至 这 特定的 函数 寄存器.
图示 5. writing 至 这 sfr.
图示 6. 读 这 fsr.
在 这 样本/支撑 控制 模式, 管脚 26 必须 是 使保持
低 一个 最小 的 2.5
µ
s 在 conversions 至 准许
精确 acquisition 的 输入 信号. 也, 补偿 错误 将
增加 在 这个 模式, 自从 自动-zeroing 的 这 比较器
是 不 同步 至 这 抽样. 最小 补偿 是
达到 用 同步 这 抽样 信号 至 clk,
whether 内部的 或者 外部. ideally, 这 抽样 信号
rising 边缘 应当 是 delayed 20ns 从 这 下落 边缘 的
clk. 这个 将 保持 补偿 错误 至 关于 1lsb.
在 这 样本/支撑 控制 模式, 一个 低 脉冲波 在 wr
(和 cs 低) 将 不 initiate 一个 转换, 但是 这 rising
边缘 将 获得 这 多路调制器 频道 符合 至 这
输入 在 a0 和 a1. 当 changing 途径, 这个 必须 是
完毕 在 least 2.5
µ
s 在之前 管脚 26 变得 高 (至 开始 一个
转换.)
d0 - d7
有效的 数据
SFR
HBE
WR
CS
t
5
t
16
t
17
V
IL
V
IH
t
2
t
3
t
1
t
6
d0 - d7
sfr 数据
SFR
HBE
RD
CS
t
11
t
14
V
IH
t
10
t
8
t
11
t
13
t
12
t
12
: 点此下载
