ADS7832
12
®
控制 线条
表格 iv 显示 这 功能 的 这 各种各样的 控制 线条 在
这 ads7832. 这 使用 的 标准 cs, rd 和 wr 控制
信号 使简化 使用 和 大多数 微处理器. 在 这
一样 时间, flexibility 是 使确信 用 有效性 的 状态
信息 和 控制 功能, 两个都 通过 这 sfr 和
直接地 在 管脚.
安装
输入 阻抗
ads7832 有 一个 非常 高 输入 阻抗 (输入 偏差
电流 在 温度 是 100na 最大值), 和 一个 低 50pf
输入 电容. 至 确保 一个 转换 精确 至 12
位, 这 相似物 源 必须 是 能 至 承担 这 50pf 和
settle 在里面 这 第一 five 时钟 循环 之后 一个 转换 是
initiated. 在 这个 时间, 这 输入 是 也 非常 敏感的 至
噪音 在 这 相似物 输入, 自从 它 可以 是 injected 在 这
电容 排列.
在 许多 产品, 一个 简单的 被动的 低-通过 过滤 作
显示 在 图示 10a 能 是 使用 至 改进 信号 质量.
在 这个 情况, 这 源 阻抗 needs 至 是 较少 比 5k
Ω
至 保持 这 induced 补偿 errors 在下 1/2lsb, 和 至 满足
这 acquisition 时间 的 five 时钟 循环. 这 值 在
图示 10a 满足 这些 (所需的)东西, 和 将 维持 这
全部 电源 带宽 的 这 系统. 为 高等级的 源
阻抗, 一个 缓存区 像 这 一个 在 图示 10b 应当 是
使用.
输入 保护
这 输入 信号 范围 必须 不 超过
±
V
REF
或者 v
一个
用
更多 比 0.3v.
这 相似物 输入 是 内部 clamped 至 v
一个
. 至 阻止
损坏 至 这 ads7832, 这 电流 那 能 流动 在 这
输入 必须 是 限制 至 20ma. 一个 approach 是 至 使用 一个
外部 电阻 在 序列 和 这 输入 过滤 电阻. 为
例子, 一个 1k
Ω
输入 电阻 准许 一个 超（电）压 至 20v
没有 损坏.
涉及 输入
一个 10
µ
f tantalum 电容 是 推荐 在 v
REF
+
和 v
REF
– 至 insure 低 源 阻抗. 这些 capaci-
tors 应当 是 located 作 关闭 作 可能 至 这 ads7832
至 减少 动态 errors, 自从 这 涉及 提供 包装-
ets 的 电流 作 这 successive approximation 步伐 是
carried 输出.
V
REF
+ 必须 不 超过 v
一个
. 虽然 这 精度 是 speci-
fied 和 v
REF
+ = 5v 和 v
REF
– = 0v, 这 转换器 能
函数 和 v
REF
+ 作 低 作 4.5v 和 v
REF
– 作 高 作
1v.
图示 7. 定时 为 初始的 转换 在 样本/支撑 控制 模式 (d2 在 sfr 高).
CS RD WR SFR HBE CAL BUSY 运作
XXXXX0
↑
1 X initiates 校准 循环. (看 sfr 部分 为 alternate 使用 作 样本/
支撑 控制 模式 输入.)
XXXXXX0转换 或者 校准 在 处理. inhibits 新 转换 从 开始.
1XXXX1X毫无. 输出 在 hi-z 状态.
010
↑
1 0 X 1 1 initiates 转换.
001001X低 字节 转换 结果 输出 在 数据 总线.
001011X高 字节 转换 结果 输出 在 数据 总线.
0101111写 至 sfr 和 rising 边缘 在 wr initiates 转换.
001111X内容 的 sfr 输出 在 数据 总线.
010101X保留 为 工厂 使用.
001101X保留 为 工厂 使用. (unpredictable 数据 在 数据 总线.)
表格 iv. 控制 线条 功能.
样本 SampleConvertHold
t
18
t
20
t
19
BUSY
SHC
(管脚 26)
CLK
1 2 11 12
: 点此下载
