®
AS4LC1M16E5
4/11/01
alliance 半导体
2
函数的 描述
这 as4lc1m16e5 是 一个 高 效能 16-megabit cmos 动态 随机的 进入 记忆 (dram) 有组织的 作 1,048,576 words × 16
位. 这 设备 是 fabricated 使用 先进的 cmos 技术 和 革新的 设计 技巧 结果 在 高 速, extremely 低 电源
和 宽 运行 margins 在 组件 和 系统 水平. 这 alliance 16mb dram 家族 是 优化 为 使用 作 主要的 记忆 在
个人的 和 可携带的 pcs, workstations, 和 多媒体 和 router 转变 产品.
这 as4lc1m16e5 特性 hyper 页 模式 运作 在哪里 读 和 写 行动 在里面 一个 单独的 行 (或者 页) 能 是 executed 在 非常
高 速 用 toggling column 地址 在里面 那 行. 行 和 column 地址 是 alternately latched 在 输入 缓存区 美国ing 这 下落
边缘 的 ras
和 xcas输入, 各自. 也, ras是 使用 至 制造 这 column 地址 获得 transparent, enabling 应用 的 column
地址 较早的 至 xcas
assertion. 这 as4lc1m16e5 提供 双 ucas和 lcas为 独立 字节 控制 的 读 和 写 进入.
扩展 数据 输出 (edo), 也 知道 作 'hyper-页 模式,' 使能 高 速 运作. 在 contrast 至 'fast-page mode' 设备, 数据 仍然是
起作用的 在 输出 之后 xcas
是 de-asserted 高, 给 系统 逻辑 更多 时间 至 获得 这 数据. 使用 oe和 我们至 控制 输出 阻抗
和 阻止 总线 contention 在 读-modify-写 和 shared 总线 产品. 输出 也 go 至 高 阻抗 在 这 lastoccurrance 的
RAS和 xcasgoing 高.
refresh 在 这 1024 地址 结合体 的 a0 至 a9 必须 是 执行 每 16 ms 使用:
•RAS-仅有的 refresh: ras是 asserted 当 xcas是 使保持 高. 各自 的 这 1024 rows 必须 是 strobed. 输出 仍然是 高 impedence.
• hidden refresh: xcas
是 使保持 低 当 ras是 toggled. 输出 仍然是 低 impedence 和 previous 有效的 数据.
•CAS-在之前-rasrefresh (cbr): 在 least 一个 xcas是 asserted 较早的 至 ras. refresh 地址 是 发生 内部.
输出 是 高-impedence (oe
和 我们是 don't 小心).
• 正常的 读 或者 写 循环 refresh 这 行 正在 accessed.
• 自-refresh 循环
这 as4lc1m16e5 是 有 在 这 标准 42-管脚 塑料 soj 和 44/50-管脚 tsop ii 包装, 各自. 这 as4lc1m16e5 device
运作 和 一个 单独的 电源 供应 的 3v ± 0.3v 和 提供 ttl 兼容 输入 和 输出.
逻辑 块 图解
推荐 运行 情况
†
V
IL
最小值 -3.0v 为 脉冲波 widths 较少 比 5 ns.
推荐 运行 情况 应用 全部地 这个 文档 除非 否则 指定.
参数 标识 最小值 名义上的 最大值 单位
供应 电压
V
CC
3.0 3.3 3.6 V
地 0.0 0.0 0.0 V
输入 电压
V
IH
2.0 – 5.5 V
V
IL
–0.5
†
–0.8v
包围的 运行 温度
商业的
T
一个
0–70
°C
工业的 -40 – 85
RAS时钟
发生器
Refresh
控制
1024 × 1024 × 16
排列
(16,777,216)
sense 放大
A0
A1
A2
A3
A4
A5
A6
A7
V
CC
地
地址 缓存区
A8
行 解码器
column 解码器
基质 偏差
发生器
数据
DQ
缓存区
OE
RAS
UCAS
我们时钟
发生器
我们
LCAS
DQ1至 dq16
CAS时钟
发生器
A9