12
®
ADS7813
外部 dataclk 起作用的 之后 这 转换
和 在 这 next 转换
图示 8 显示 一个 方法 那 是 一个 混合的 的 这 二 previous
approaches. 这个 方法 工作 非常 好 为 微控制器
那 做 串行 transfers 8 位 在 一个 时间 和 为 slower
微控制器. 为 例子, 如果 这 fastest 串行 时钟 那
这 微控制器 能 生产 是 1
µ
s, 这 approach 显示
在 图示 6 将 结果 在 一个 diminished throughput (26khz
最大 转换 比率). 这 方法 描述 在 图示
7 可以 不 是 使用 没有 风险 的 影响 这 转换
结果 (这 时钟 将 有 至 是 起作用的 之后 时间 t
2
). 这
approach 在 图示 8 结果 在 一个 改进 throughput 比率
(33khz 最大 和 一个 1
µ
s 时钟) 和 dataclk 是 不
起作用的 之后 时间 t
2
.
兼容性 和 这 ads7812
这 仅有的 区别 在 这 ads7812 和 这 ads7813
是 在 这 内部的 控制 逻辑 和 这 数字的 接口. 自从
这 ads7812 是 一个 12-位 转换器, 这 内部的 变换 寄存器
是 12 位 宽. 在 增加, 仅有的 12-位 decisions 是 制造
在 这 转换. 因此, 这 ads7812’s 转换
时间 是 大概 75% 的 这 ads7813’s.
在 这 内部的 dataclk 模式, 这 ads7812 生产 12
dataclk 时期 在 这 转换 instead 的 这
ads7813’s 16 (看 图示 5). 在 这 外部 dataclk
模式, 这 ads7812 能 接受 16 时钟 时期 在
dataclk. 在 这 开始 的 这 13th 时钟 循环, 这 数据
输出 将 go 低 和 仍然是 低. 因此, 计算数量 6, 7,
8, 和 这 有关联的 时间 在 表格 ii 能 也 是 使用 为
这 ads7812, 但是 这 last 四 位 的 这 转换 结果
将 是 零.
碎片 选择 (cs)
这 cs 输入 准许 这 数字的 输出 的 这 ads7812 至
是 无能 和 门 这 外部 dataclk 信号 当
ext/int 是 高. 看 图示 9 为 这 使能 和 使不能运转
时间 有关联的 和 cs 和 图示 3 为 一个 块 图解 的
这 ads7813’s 逻辑. 这 数字的 输出 能 是 无能 在
任何 时间.
便条 那 一个 转换 是 initiated 在 这 下落 边缘 的
conv 甚至 如果 cs 是 高. 如果 这 ext/int 输入 是 低
(内部的 dataclk) 和 cs 是 高 在 这 全部
转换, 这 previous 转换 结果 将 是 lost (这
串行 传递 occurs 但是 数据 和 dataclk 是
无能).
表格 iv. 完全 列表 的 完美的 输入 范围.
相似物 连接 连接 连接 输入
输入 R1
在
R2
在
R3
在
阻抗
范围 (v) 至 至 至 (k
Ω
) COMMENT
0.3125 至 2.8125 V
在
V
在
V
在
> 10,000 有保证的 补偿 和 增益
–0.417 至 2.916 V
在
V
在
BUF 26.7 V
在
不能 go 在下 地 – 0.3v
0.417 至 3.750 V
在
V
在
地 26.7 补偿 和 增益 不 有保证的
±
3.333 V
在
BUF V
在
21.3 有保证的 补偿 和 增益
–15 至 5 V
在
BUF BUF 45.7 补偿 和 增益 不 有保证的
±
10 V
在
BUF 地 45.7 有保证的 补偿 和 增益
0.833 至 7.5 V
在
地 V
在
21.3 补偿 和 增益 不 有保证的
–2.5 至 17.5 V
在
地 BUF 45.7 超过 绝对 最大 v
在
2.5 至 22.5 V
在
地 地 45.7 超过 绝对 最大 v
在
0 至 2.857 BUF V
在
V
在
45.7 补偿 和 增益 不 有保证的
–1 至 3 BUF V
在
BUF 21.3 V
在
不能 go 在下 地 – 0.3v
0 至 4 BUF V
在
地 21.3 有保证的 补偿 和 增益
–6.25 至 3.75 BUF BUF V
在
26.7 补偿 和 增益 不 有保证的
0 至 10 BUF 地 V
在
26.7 有保证的 补偿 和 增益
0.357 至 3.214 地 V
在
V
在
45.7 补偿 和 增益 不 有保证的
–0.5 至 3.5 地 V
在
BUF 21.3 V
在
不能 go 在下 地 – 0.3v
0.5 至 4.5 地 V
在
地 21.3 有保证的 补偿 和 增益
±
5 地 BUF V
在
26.7 有保证的 补偿 和 增益
1.25 至 11.25 地 地 V
在
26.7 补偿 和 增益 不 有保证的
activehi-z hi-z
busy, 数据,
DATACLK
(1)
CS
t
27
t
26
便条: (1) dataclk 是 一个 输出 仅有的 当 ext/int 是 低.
图示 9. 使能 和 使不能运转 定时 为 数字的 输出.
相似物 输入
这 ads7813 提供 一个 号码 的 输入 范围. 这个 是
accomplished 用 连接 这 三 输入 电阻器 至
也 这 相似物 输入 (v
在
), 至 地面 (地), 或者 至 这
2.5v 涉及 缓存区 输出 (buf). 表格 i 显示 这 输入
范围 那 是 典型地 使用 在 大多数 数据 acquisition
产品. 这些 范围 是 所有 有保证的 至 满足 这
规格 给 在 这 规格 表格. 表格 iv
包含 一个 完全 列表 的 完美的 输入 范围, 有关联的
输入 连接, 和 comments 关于 这 范围.
: 点此下载
